Устройство для предварительной аппроксимации приращений в цифровых интегрирующих машинах

Номер патента: 673947

Опубликовано: 15.07.1979

Авторы: Борковский, Дроздов, Полшков

МПК: G01V 1/16

Метки: аналоговое, входное, сейсмостанции, цифровой

...превышения будет присутствовать в течение времени 1 =200 в 3 мс.(С момента превышения сигналом на блоке памяти величины половины шкалы линейной части характеристики по второму выходу первого усилителя 6 и, до тех пор, пока сигнал не станет равным или меньше величины половины шкалы на втором входе порогового блока 8 будет присутствовать потенциал превышающий установленное пороговое значение.Если при этом с блока выбора рода работы 12 отсутствует сигнал запрета, то на выходе порогового блока 8 будет присутствовать потенциал, показывающий наличие сигнала большого уровня. Этот потенциал подается на блок выбора режима 9 и блок переключения усиления 10. В начальный момент 1 (момент прихода сигнала) блок выбора режима 9 переходит в отличное от...

Номер патента: 703840

Опубликовано: 15.12.1979

Авторы: Гузик, Криворучко, Крюков

МПК: G06J 1/02

Метки: вычислительное, интегрирующей, структуры, цифровой

...Все эти действийвыполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет рав-ным нулюЕсли же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного масштабного сигнала со входа 19. На вход 19 данного вычислительного уст-: ройства поступают масштабные сигналы с выходов 18 тех последующихфф вычислительных устройств, входы 15 которых соедййены с выходом данного вычислительного устройства. Этот сигнал осуществляет контроль за выходом приращения за младшие разряды мантиссы подынтегральной функции. И если хбтя бы в одномиз 1 фпоследующихф устройств, соединенных с данным, появится этот сигнал, то он поступит на вход 19 и яа вход узла 1.2 данного устройства....

Номер патента: 1506529

Опубликовано: 07.09.1989

Автор: Шебанова

МПК: H03K 5/13

Метки: группового, задержки, линия, перераспределения, сигналов, тракта, цифровая

...запоминающего устройства 7, первом входе элемента ИЛИ 9 и выходной шине 1 О н течен 50 ние 2 тактов формирователя 1 тактовых сигналов держит логический нуль, считанный по адресам считывания из второго запоминающего устройства 7, По сбросу логической единицы на ныхо 55 де М-го разряда формирователя 2 адресных сигналов делитель 5 ца дна переводится в единичное состояние, Теперь с первого выхода делителя 5 529 6на два на первый управляющий вход второго дешифратора 4 раэрядон адреса, на второй управляющий нход первого дешифратора 3 разрядов адреса и управЛяющий вход первого запоминающего устройства 6 подается логическая единица, а с второго выхода делителя 5 на два на первый управляющий вход первого дешифратора 3 разрядов адреса, на второй...

Номер патента: 1635225

Опубликовано: 15.03.1991

Авторы: Дрозд, Жердев, Кравцов, Лацин, Полин

МПК: G11C 29/00

Метки: задержки, информации, контролем, цифровой

...3 свертки контрольные разряды хранятся в регистре б контрольных разрядов, В каждом последующем цикле происходит фиксация результата сравнения для 1-й ячейки и запись вычисленных разрядов для следующей (1+1)-й ячейки накопителя. Таким образом, за и циклов задержки будут проверены все п ячеек накопителя,Результат сравнения фиксируется в О- триггере 1 О на время одного цикла, Если контрольные разряды, вычисленные блоками свертки 3 и 8 как свертка по модулю гп, совпали, то проверяемая ячейка накопителя работает нормально и сигнал "0" с выхода блока 9 сравнения записывается в О-триггер 10, Если же сравнение не проиэошло - сбой проверяемой ячейки накопителя, то в О-триггер 10 записывается сигнал "1", который поступает на выход контроля...

Номер патента: 1001501

Опубликовано: 28.02.1983

Автор: Коган

МПК: H04N 11/04, H04N 7/24

Метки: передачи, приема, сигнала, телевизионного, цифровой

...модульразности старших разрядов равенкванту и /2-го разряда или двум квантам и /2-го разряда, Последние трисигнала и младшие и/2 разрядов сТ а б л и ц а 1 Выходы Входы Иодулв раз- Код ности кодов младших старших раз- разрярядов дов Код нерав"номернойшкалы Знак разности кодов старших разря- дов Перегрузкацифровогокомпрессора 0001 000 0000 0001 0010 0011 001 0100 0101,010 0110 011 0111 1000 1001 100 1010 1011 1100 1101 1110 101 0000 00100001 0010 110 0011 0100 0101 0110 0111 1000 1001 7 1001501 8второго выхода первого регистра 3 по- не того кванта и /2-го разряда, где ступают на цифр 6 вой компрессор 7, расположен предыдущий из двух сравгде они преобразуются в код неравно- ниваемых цифровых кодов, т.е, кодт мерной вкалы. Динамический...