Обучающее устройство

Номер патента: 1109733

Опубликовано: 23.08.1984

Авторы: Бараненко, Борисенко, Гордеев

МПК: G06F 3/02

Метки: ввода, информации

...считывание кода символа из первой ячейки блока 2 памяти и обеспечивает сравнение обоих кодов символов. Переполнение блока 2 памяти символами, поступившими с блока 5, определяется элементами И 21 и 22, переполнение симнолами, поступившими с блока 6 - элементами И 23 и 24.Сброс счетчика 10 производится формирователем 35. Счетчик 1 О является реверсивным счетчиком с количеством состояний, равным количеству ячеек блока 2 памяти, организованного по принципу стековой памяти. С его по"мощью определяется степень заполнения блока 2 памяти.Коммутатор 11 (фиг. 3), состоящийиз элементов ИЛИ ЗЬ и из 2 п элементов И (и - число разрядов в кодесимвола), по сигналам распределителя 9 импульсов передает поступивший с одного из шифраторов 7 или 8код символа...

Номер патента: 1032443

Опубликовано: 30.07.1983

Авторы: Белявский, Зайцев, Зенкович, Комаров, Лящук, Онегин, Чигирев

МПК: G06F 3/00

Метки: ввода, изображения

...усилитель 12, элементы 13 сравнения, блок 14 формирования кодов оптической плотности, второй блок 15 управления, первый блок 16 сопряжения, третий блок 17 управления дефлектором, второй блок 18 сопряжения, магистраль 19 данных, генератор 20 импульсов, элемент И 21, триггер 22, счетчики 23-25, Формирователь 16 импульса, элементы И 27 и 28, микропроцессор 29, третий блок 30 сопряжения, первый 31 и второй 60 32 синтезаторы частот, первый 33 и второй 34 удвоители частот, второй 35 и третий 36 усилители, первый 37 и второй 38 согласующие элементы, арифметические блоки 39 и 40, гене раторы 41 и 42 щаговых импульсов, согласующие блоки 43 и 44, цифроаналоговые преобразователи 45 и 46, четвертый 47 и пятый 48 усилители, демпферы 49 и 50, первый...

Номер патента: 1115043

Опубликовано: 23.09.1984

Авторы: Безроднов, Бондарев, Великовский, Давыдов, Корнев, Мамедли, Мещерякова, Рублев, Смеркис, Хромов

МПК: G06F 3/04

Метки: ввода, вывода, динамически, изменяющейся, информации

...вход которого соединен с информационным входом регистра блока анализа команд и с первым выходом входного запоминающего блока, второй выход которого соединен с информацион 4 О ным входом первого регистра формирователя адреса записи и третьего счетчика Формирователя адреса и с информационными входами старших разрядов первого и второго счетчиков Формиро вателя адреса записи, третий выход входного запоминающего блока - с инФормационным входом регистра устройства, счетный вход делителя частоты импульсов " с вторым выходом первойгруппы выходов синхронизатора, первый и второй выходы дешифратора блока анализа команд - соответственно с входом записи-чтения регистра устройства и с входами записи первого 55 регистра формирователя адреса записи и...

Номер патента: 1290336

Опубликовано: 15.02.1987

Авторы: Астахов, Вашутин, Красильщиков, Лукьянов, Лунин, Рогожин, Стамболи, Тяпкин, Шкондин

МПК: G06F 13/00

Метки: ввода, информации, микроэвм, общей, память, шиной

...ДЗП через 400 нс ОЗУ формирует задний фронт сигнала ОТВ, ко 1торый, воздействуя на блок 3 управления, завершает цикл обмена, При появлении нового запроса на обмен информацией цикл записи повторяется,Блок 3 управления также работает в соответствии с временными диаграммами на фиг. 4. Согнал ГТ, указывающий на то, что данные и адреса готовы для передачи в микроЭВМ, ин 3 1290336сигналов (ОБМ, ОТВ, ДЗП), По окончании передачи информационного мас"сива устройство ввода информации впамять микроЭВМ формирует признакокончания обмена, инициирующий запуск процессора микроЭВМ на продолжение выполнения рабочей программы.При этом устройство прямого доступа в память микроЭВМ переходит в режим ожидания, запрещающий любой вид 10обмена с ОЗУ....

Номер патента: 1458871

Опубликовано: 15.02.1989

Авторы: Гречишников, Сигарева, Сметанко

МПК: G06F 3/00

Метки: ввода, данных

...на его входы, на один тактовый период, то на информационных входах регистра 8 потоки данных появляются в одном такте и окончательно выравниваются на выходах регистра 8 без участия программиста, Запись информации 20 в регистр 8 производится спадом сигналов ца выходе 49, что вносит дополнительную задержку информации на 1/2 тактового периода,Сигнал с выхода 52 мультиплексо ра 23 Фронтом сигнала на входе 30 записывается в триггер 11, с выхода которого поступает на отдельный вход регистра 8 для Формирования сигнала на выходе 17 готовности выходных30 данных. Таким образом, сигнал на выходе 17 является задержанным на 1,5 тактового периода сигналом на входе 16, которые начинают поступать вторыми во времени на входы 14.352, Данные на...