190103

Номер патента: 492880

Опубликовано: 25.11.1975

Авторы: Власов, Кузин, Лугинин, Сазонов

МПК: G06F 15/00, G06F 17/16

Метки: вычислительное, информации, мультипроцессорное, обработкой, параллельной

...переменных приращений (алгоритмаВольдера).Алгоритм Вольдера - это итерационныйвычислительный процесс с фиксированнымколичеством итераций И, которые произ- ЗО водится над векторами, заданными своимикоординатами Х,Г в декартовой системе координат, Поворот вектора на угол Ув диапазоне -180 4 Я 4+180 осуществляо оется с помощью серии последовательных 35поворотов на заранее предрассчитанные углыО,, значения которых.пропорциональны числу 2 в отрицательной степенисогласно выражению)Ц =агС 1 2для )11где 1 -номер очередного поворотного шага, т. е. номер итераций.Первый поворот всегда осуществляетсяна + 90 о, а второй - нв +45 и т. д.Вектор поворачивается на базисную последовательность углов Яв таком направлении, чтобы суммарное значение угла...

Номер патента: 1795465

Опубликовано: 15.02.1993

Авторы: Бородавко, Емелин, Королев, Уханов

МПК: G06F 12/00

Метки: информации, параллельной, передачи

...выход М-го блока постоянной памяти соединен с.управляющими входами всех коммутаторов входных данных, 1-ый ин-. формационный вход устройства является )- тым информационным входом р-го коммутатора входных данных (1=О+р)аоб К;1=0,(8-1); )=0(М); р-О,(1 Й) 1, выход -го накопителя является -тым информационным выходом устройства, входы разрешения записи и чтения всех накопителей соединены соответственно с третьим и четвертым выходами блока синхронизации.На фиг. 1 представлена функциональная схема устройства для параллельной передачи информации; на фиг. 2 функциональная схема блока синхронизации; на фиг. 3 и 4 показана структура размещения информации после записи массива из 64 информационных слов в устройстве с числом накопителей И=4...

Номер патента: 1587531

Опубликовано: 23.08.1990

Авторы: Николаев, Смирнова, Сухенко

МПК: G06F 15/16

Метки: записи, информации, параллельной

...выполняет командуочистки. При этом сигнал записи поступает на первый вход элемента ИЛИ5 1 О 15 20 25 3045 50 55 5 5 43 и .с его выхода на выход установки в ноль триггера 45.При одновременном тестировании двумя ЭВМ блоков диспетчеров предусмотрена установка приоритета выхода в магистраль, которая производится с помощью перемычек, Перемычка между входной и. выходной клеммами задает более высокий приоритет, При установке перемычки между. средней и выходной клеммами сигнал чтения через элемент НЕ 47 поступает на второй вход элемента И 44 и при наличии уровня запрета на первом входе элемента И 44 проходит на вход установки в ноль триггера 45, устанавливая запрет выхода в магистраль данной ЭВМ.При запрете выхода в магистраль...

Номер патента: 268753

Опубликовано: 01.01.1970

Авторы: Белов, Винокуров, Паршин

МПК: G06F 7/38

Метки: информации, обраборки

...разрядом 13 и сумматора 12 со знаковыми разрядами 14 и 15. Ключ 4 стационарно подключается своим импульсным выходом к счетному входу регистра 11 числа. Операция умножения производится в следующем порядке:- обращение к ячейке В элементов памяти 10;- считывание из ячейки В множителя (так как знаковый разряд 13 не связан с запоминающим блоком 1, то в нем всегда после считывания будет нуль);- сдвиг на один разряд множителя в регистре 11 числа, при этом старший разряд множителя оказывается в знаковом разряде 13.:- запись в ячейку В оставшихся разрядов множителя, при этом 17 разряд множителя ,находится на месте 18 разряда;- установка в нуль регистра 11 числа; знаковый разряд И в нуль не устанавливается (счетный вход знакового 18 разряда...

Номер патента: 342183

Опубликовано: 01.01.1972

Авторы: Бортник, Журавлева, Медведев, Тергоев, Янчуковский

МПК: G06F 3/06

Метки: информации, регистрации

...следующим образом.При приходе сигнала на вход устройства по одному или нескольким каналам одновременно во входном блоке 11 информация, имеющая статистический закон распределения, привязы25 зо 35 вается к одному из рабочих тактов и поступает далее через регистр 12 в адресный блок б. Динамический триггер 9 включен, и регистр 8 производит поразрядный опрос регистра 12 на повышенной частоте. При обнаружении записанной единицы в опрашиваемом разряде регистра 12 сигнал с выхода последнего переписывается в регистр 7 и одновременно через схему ИЛИ 10 выключает триггер 9. Запись единицы в регистре 7 хранится до первого опросного импульса основной тактовой частоты, с приходом которого сигнал из регистра 7 поступает в блок выбора матрицы 5,...