Буферное запоминающее устройство

Номер патента: 1368959

Опубликовано: 23.01.1988

Авторы: Каракушьян, Седунов

МПК: H03K 3/84

Метки: генератор, импульсов, последовательности, псевдослучайной

...ца вход разрешения блока 2 сравнения, 45 снимая запрет с его работы. По окон.)ании интервала времени, определяемого времязадающей цепью блока 3 начальной установки в момент перехода- О тактового импульса на входе блока 3 5 О начальной установки, состояние выхода последнего меняется с уровня логического "01 на уровень логической . В этот момент разрешается работа генератора псевдослучайцй последовательности импульсов,При поступлении ца первую шину 15 управления управляющего мгльса в момент перехода 0 -последнего, соЧ 4стяцие ццверсцого выхода триг ера2меняется с уровня логической " ауровень логического "О", Состояниевыхода триггера 13 при этом це изменяется и оц сохраняет состояние логической "1" ца инверсном выходе,Уровень...

Номер патента: 1676074

Опубликовано: 07.09.1991

Авторы: Даев, Колебошин

МПК: H03K 3/84

Метки: генератор, м-последовательностей

...генератора М-последовательностей обеспечивается организация обратных связей регистра 1 сдвига, при которых формируется одна из возможных последовательностей. Далее, если начальное состояние регистра 1 сдвига не нулевое, то устройство формирует произвольную М-последовательность (из заданных в ПЗУ 8) до появления в ней серии из нулей, количество которых соответствует коду на выходах третьей группы выходов ПЗУ 8 и, следовательно, до появления на выходе заема счетчика 5 импульса. Если все разряды регистра 1 сдвига имеют нулевое начальное состояние, то счетчик 5, работающий в реверсивном режиме, начинает считать (вычитать) импульсы с выхода генератора 6 тактовых импульсов, так как на его установочном входе отсутствует сигнал установки...

Номер патента: 1330732

Опубликовано: 15.08.1987

Авторы: Гурдус, Козлов

МПК: H03K 3/84

Метки: генератор, кодовых, последовательностей

...с цепями обратной связи, т,е. последнийподготавливается к формированию другой группы иэ К различных последовательностей. Для изменения структурыформируемых кодовых последовательностей необходимо изменить код номераформируемой системы на шинах первойгруппы 29 кодовых шин. В начальномсостоянии первый триггер 3 находитсяв нулевом состоянии, Сигнал, поступающий по шине 28 "Пуск" на второйвход установки первого триггера 3,устанавливает его в единичное состояние и через второй элемент ИЛИ 18,третий элемент ИЛИ 19 и первый элемент ИЛИ 1 устанавливает в нулевоесостояние второй и-разрядный счетчик 20, первый 1-разрядный счетчик 2,а третий триггер 13 - в единичноесостояние. Последний разрешает приэтом прохождение импульсов генератора 11 тактовых...

Номер патента: 866716

Опубликовано: 23.09.1981

Автор: Волков

МПК: H03K 3/84

Метки: генератор, импульсов, последовательности, псевдослучайной

...вычитании, если в предыдущий момент време-ни в нем находилось число О. В реверсивный счетчик 13 формирователя9 заносится число Й, если в предыдущий момент времени в нем находилосьчисло О, и число 1., если в реверсивном счетчике 7 находится число М.Этим обеспечивается цикличность перебора адресов блока 16 формировате"лями 3 и 9 в заданном интервале от0 до Й при устойчивой разности в(й"1.) между адресами на выходе этихформирователей при .последовательномсчитывании инФормации из блока 16,Перед началом работы реверсивныесчетчики 7 и 13, триггеры 20-23 устанавливаются в нулевое состояние,а триггер 26 - в единичное состояние.8667168 1 О О Этот же импульс, проходя на второиг; 30 вход триггера 23, устанавливает его в нулевое состояние, и сигнал...

Номер патента: 1133589

Опубликовано: 07.01.1985

Авторы: Громаковский, Левина, Тюпин

МПК: G06F 1/04

Метки: генератор, испытательных, многоразрядный, последовательностей

...адреса содержит регистр адреса, регистр данных, дваблока памяти, буферный регистр иформирователь адреса, блок имитируемых регистров содержит дешифратор,буферный регистр и сумматор по модулю два, накопитель имитируемых регистров и промежуточных результатов 30 содержит регистр адреса, регистрданных и блок памяти, при этом ад. ресный вход блока памяти программ объединен с первым адресным входом регистра3 11331адреса модификатора адреса, с первымадресным входом регистра адреса накопителя имитируемых регистров ипромежуточных результатов и является входом внешнего адреса многоразрядного генератора испытательныхпоследовательностей, информационныйвйход блока памяти программ подключенк второму адресному входу регистраадреса модификатора...