Устройство сглаживания сигнала цифроаналогового преобразователя

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 169 03 М 1/6 БР И ПИ ЕТЕЛЬСТВУ АВТОРСКОМУ С 3 ан(ь ОСУДАРСТВЕННЫЙ КОМИТЕТЛО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР(71) Специальное конструкторское бюро испытательных машин Производственногообъединения "Точмашприбор"(54) УСТРОЙСТВО СГЛАЖИВАНИЯ СИГНАЛА ЦИФРОАНАЛОГОВОГО ПРЕОБРАЗОВАТЕЛЯ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования цифровой информации в аналоговую, Цель изобретения - повышение информационной надежности за счет упрощения устройства. Устройство сглаживания сигнала цифроаналогового преобразователя содержит цифроаналоговый преобразователь 1, О-триггер 2, блок 3 интегрирования, первый 4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения, Блок 3 интегрирования выполнен в виде операционного усилителя 8, первого 9 и второго 10 резисторов и конденсатора 11. Положительный эффект обеспечивается за счет введения отрицательной обратной связи с выхода на вход интерполятора. 1 ил.Изобретение относится к автоматике ивычислительной технике и может быть использовано в системах преобразованияцифровой информации в аналоговую.Цель изобретения - повышение информационной надежности за счет упрощенияустройства,На чертеже изображено устройство,функциональная схема,Устройство сглаживания сигнала цифроаналогового преобразователя содержитцифроаналоговый преобразователь 1, Отриггер 2, блок 3 интегрирования, первый 4и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения, Блок 3 интегрирования выполнен в виде операционногоусилителя 8, первого 9 и второго 10 резисторов и конденсатора 11.Устройство сглаживания сигнала цифроаналогового преобразователя работаетследующим образом.В момент прихода импульса синхронизации (данный импульс поступает одновременно со сменой значения преобразуемогокода) новое значение кода записывается вцифроаналоговый преобразователь 1, а О триггер 2 изменяет свое состояние (например, на его прямом выходе формируетсяуровень "Лог. 0"), При этом первое устройство 6 выборки и хранения переводится врежим хранения информации, первый ключ4 замыкается, второй ключ 5 размыкается, авторое устройство 7 выборки и храненияпереводися в режим слежения за выходным сигналом блока 3 интегрирования, Сигнал с выхода цифроаналоговогопреобразователя 1, соответствующий новому значению преобразуемого кода, поступает на второй вход блока 3интегрирования, на первый вход которогопоступает сигнал, соответствующий предыдущему значению преобразуемого кода. Таким образом, блок 3 интегрированияформирует на своем выходе и выходе всегоустройства в целом сигнал, пропорциональный разности напряжений, соответствующих текущему и предыдущему значениямпреобразуемого кода,Этот разностный сигнал интерполируется и на выходе устройства за интервалквантования Л 1 будет формироваться линейно изменяющееся напряжение,Постоянная время блока 3 интегрирования, выполненного на основе операционного усилителя 8 с конденсатором 11 в цепиобратной связи, выбирается такой, чтобы заинтервал квантования Л напряжение наего выходе линейно изменялось на величину, пропорциональную разности входныхнапряжений. Эта постоянная времени обеспечивается соответствующим выбором сопротивлений резисторов 9 и 10,Напряжение с выхода блока 3 через поочередно работающие устройства 6 и 7 выборки и хранения и электронные ключи 4 и5 подается на второй его вход,Подключение выходного сигнала операционного усилителя 8 к его инвертирующему входу приводит к появлению отрицательной обратной связи, действующей с запаздыванием на величину квантования Ьцифроаналогового преобразователя,Отрицательная обратная связь компенсирует погрешности, вызванные током утечки интегрирующей емкости, исключает явление насыщения блока интегрирования, устраняет необходимость разряда интегри 20 25 30 35 40 45 50 55 рующей емкости в конце каждого периода квантования, улучшая тем самым качество выходного сигнала устройства сглаживания сигнала цифроаналогового преобразователя,Формула изобретения Устройство сглаживания сигнала цифроаналогового преобразователя, содержащее цифроаналоговый преобразователь, информационные входы и входсинхронизэции которого являются соответственно входной шиной преобразуемого кода и входной шиной синхронизации, триггер, инверсный и прямой выходы которого соединены с управляющими входами соответственно первого и второго ключей, выход последнего соединен с первым входом блока интегрирования, выход которого является выходной шиной, информационные входы первого и второго ключей соединены с выходами соответственно первоо и второго устройств выборки и хранения, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности за счетупрощения устройства, триггер выполнен в виде О-триггера, вход синхронизации которого объединен с входом синхронизации цифроаналогового преобразователя, а информационный вход соединен с инверсным выходом О-триггера, выход блока интегрирования соединен с информационными входами первого и второго устройств выборки и хранения, управляющие входы которых обьединены с управляющими входами соответственно первого и второго ключей, выход первого ключа объеди-. нен с выходом второго ключа, выход цифроаналогового преобразователя соединен с вторым входом блока интегрирования.