Устройство для определения свертки двух функций

.дЯяфу 7 бФК 7 С - . ПИСАНИЕ ИЗОБРЕТЕНАВТОРСКОМУ СВИДЕТЕЛЬСТВУ 3ий институт нефти М,Ищеряковчук льство ССС 15/36, 1984.(54) УСТРОЙСТ СВЕРТКИ ДВУХ (57) Изобретение ной технике и мо О ДЛЯ ОПРЕДЕЛЕ ИЯ УНКЦИЙтносится к вычислительет быть использовано для 1 т М ЪГ О С) ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетМ 1218397, кл. 0 06 Г цифровой согласованной фильтрации шумоподобных сигналов на основе модульной свертки в реальном масштабе времени, Целью изобретения является повышение быстродействия и упрощение устройства за счет обработки параллельных двоичных кодов отсчетов входного сигнала, использования элементов более высокой степени интеграции и сокращения числа последовательно соединенных элементов. Устройство содержит аналого-цифровой преобразователь 1, синхронизатор 2, регистры 4 сдвига, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5, регистр 6 памяти весовой функции и многоканальный блок 7 суммирования, 1 ил,1675902 элементов 5 ц - 5 п к )-му выходу регистра 6 соответствует формированию на них п 1-разрядного кода максимального 111 или минимального 000 отсчетов эталонного сигнала 51 в зависимости от значения 1-го элемента двухуровневой функции, хранимой в регистре 6. Формируемые на выходах логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в 1-м такте коды абсолютных разностей сигналов 31 и Хц поступают на входы многоразрядных параллельных сумматоров многоканального блока 7 суммирования, образуя на его выходах коды модульной свертки Оь 5 10 15 Составитель В. ОрловТехред М. Моргентал Корректор Э. Лончакова Редактор И. Горная Заказ 3004 Тираж Подписное ВНИИПИ Госудаоственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Изобретение относится к вычислигельной технике и может быть использовано для цифровой согласованной фильтрации шумоподобных сигналов на основе модульной свертки в реальном масштабе времени,Целью изобретения является повышение быстродействия и упрощение устройства,На чертеже приведена структурная схема предлагаемого устройства.Устройство содержит аналого-цифровой преобразователь 1, синхронизатор 2, блок 3 формирования модулей разностей, в состав которого входят гп регистров 41 - 4 п сдвига и матрица элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 511 - 5 м, а также регистр 6 памяти весовой функции и многоканальный блок 7 суммирования,Устройство работает следующим образом.Определение И цифровых отсчетов свертки двух функций осуществляется на интервале М тактов, Перед началом вычислений в регистр 6 заносится двоичная последовательность, состоящая из й элементов, которая определяет временную развертку эталонного сигнала Я; (3 = 1, 2, ., М). В начале каждого такта вычислений на выходе синхронизатора 2 формируется короткий импульс, по фронту нарастания которого осуществляется запуск аналогоцифрового преобразователя 1, а по фронту спада производится сдвиг информации в регистрах 4 блока 3, Длительность импульса, формируемого на выходе синхронизатора 2, должна превышать апертурное время аналого-цифрового преобразователя 1, что обеспечивает в каждом 1-м такте работы устройства установку на выходах регистров 4 параллельных гп-разрядных, двоичных кодов отсчетов входного сигнала соответственно Хь ХР 1, , Хци), При этом код Х поступает на первые входы логических элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 511 - 5 п 1, код Х;.1 - на первые входъ 1 элементов 512-5 п 2, и так далее до первых входов элементов 51-5 вй, на которые поступает код Х 1-(и. Подключение вторых входов логических 20 25 30 35 40 45 Формула изобретения Устройство для определения свертки двух функций, содержащее аналого-цифровой преобразователь, информационный вход которого является входом устройства, регистр памяти весовой функции, синхронизатор, выход которого соединен с входом запуска аналого-цифрового преобразователя, блок формирования модулей разностей, многоканальный блок суммирования, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и упрощения, блок формирования модулей разностей содержит щ (в - разрядность кода на выходе аналого-цифрового преобразователя) М-разрядных регистров сдвига и матрицу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем в блоке формирования модулей разностей информационный вход К-го (К=1, , гп) регистра сдвига соединен с соответствующим разрядным выходом аналого-цифрового преобразователя, тактовые входы регистров сдвига соединены с выходом синхронизатора,)-й 0 = 1, ., М, где И - объем выборки) выход К-го регистра сдвига соединен с первым входом 0,К)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ матрицы, второй вход которого соединен с 1-м выходом регистра памяти весовой функции, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ матрицы соединены с соответствующими входами многоканального блока суммирования.