Устройство для поиска дефектов цифровых блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 651) 4 6 06 Р 11/О ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ ГКНТ СССР ОПИСАНИЕ ИЗО ТЕНИ(57) Изобретениетике и вычислител ВИ ТЕЛЬСТВ носится к автома-.ой технике, а именно к устро тоспособности ровых узлов и ния является рролируемых изд в число контро с элементами п держит блок 1 воздействий, б тор 3, блок 4 кации, блок 6 устройство сод 7 и коммутаторфункциональными4 ил. йствам контроля рабои поиска дефектов цифблоков. Целью изобретеасширение класса контелий за счет включения лируемых иэделий блоков амяти. Устройство соформирования тестовых лок 2 памяти, коммутасравнения, блок 5 индиуправления, Кроме того, ержит проверяемый блок 8 с соответствующимиИзобретение относится к автоматикеи вычислительной технике, а именно кустройствам контроля работоспособности и поиска дефектов цифровых узлови блоков.Целью изобретения является расширение класса контролируемых изделийза счет включения в число контролируемых изделий блоков с элементамипамяти.На фиг. 1 представлена схема устройства; на фиг,2 - схема блока управления; на фиг.3 - схема блока формирования тестовых воздействий; нафиг.4 - вид тестов поиска дефектовдля комбинационных и последовательных схем.В тесте дефектов для комбинационных схем (фиг.4 а) использованы следующие обозначения; КТ - коммутационный тест, ККТ - метка конца КТ, ТН -тестовый набор, КТН - метка конца ТН,ОТН - область ТН (включает в себя ТНи КТН), КИД - метка конца идентификатора, КПРЕ - метка конца перемотки,ОИД - область идентификатора (включает в себя ТН, КТН, ОТН, КИД, КПРИ),КТПД - метка конца теста поиска дефектов,30В тесте поиска дефектов для последовательных схем, (фиг.4 б) кроме приведенных на фиг.4 а обозначений, используются следующие; КТН 1 " метка конца ТН,ОУ - область установки (включает всебя ТН и КТН 1), ОИД включает в себяТН, КТН, КТН 1, ОТН, ОУ КИД, КНРМ.Устройство (фиг. 1) содержит блок1 формирования тестовых воздействий,блок 2 памяти, коммутатор 3, блок 4сравнения, блок 5 индикации, блок 640управления, Кроме того, на фиг,1 изображены проверяемый блок 7 и коммутатор 8.Блок 6 управления (фиг.2) содержиттриггер 9, дешифратор 10, триггеры4511 и 12, клавиши 13 ".Пуск" и 14 "Продолжение", счетчик 15, блок 16 элементов И, элемент НЕ 17, элемент И18, элементы 19-21 задержки, элементы ИЛИ 22-26.Блок 1 (фиг.З) содержит постоянныйзапоминающий узел (ПЗУ) 27, счетчик28, триггер 29, элементы 30-35.задержки, генератор 36 импульсов, регистр 37, элементы ИЛИ 36-41, элементы И 42-44, элемент НЕ 45,Блок 1 формирования тестовых воз"действий предназначен для ввода с ПЗУ коммутационного теста, тестовыхнаборов и командой информации. С группы выходов блока 1 на вход блока 6управления выдается коммутационныйтест, информация о режимах работыустройства, с группы информационныхвыходов блока 1 на вход блока 2 памяти выдаются тестовые наборы, с выходаразрешения записи блока 1 на входблока 2 памяти выдается сигнал разрешения записи тестового набора.Блок 2 памяти предназначен дляхранения тестовых наборов. С первойгруппы информационных выходов блока 2памяти на вход блока 4 сравнения вы:даются ожидаемые ответйые реакции .проверяемого блока 7, с второй группы информационных выходов блока 2 памяти на вход коммутатора 3 выдаютсятестовые наборы.Коммутатор 3 предназначен для разделения контактов проверяемого блока7 на входные и выходные.Блок 4 сравнения обеспечивает сравнение реакций, получаемых с выходовпроверяемого блока 7 и ожидаемых ответных реакцийхранящихся в блоке 2памяти, С выхода несравнения блока 4сигнал несравнения поступает на входблока 6 управления,Блок 5 индикации предназначен дляиндикации номера класса дефектов,присутствующих в проверяемом блоке 7,а также сообщения об отсутствии дефектов в проверяемом блоке и об окон-чании процесса диагностирования,Блок 6 управления организует работу всех блоков устройства. С вы- .ходов блока 6 управления на входблока 1 выдается командная информация; на вход коммутатора 3 выдаетсякоммутационный тест; на вход .блока5 индикации выдаются номера классовдефектов; на вход блока 5 индикациивыдается сигнал разрешения индикации сообщения об отсутствии дефектов в проверяемом блоке и об окончании процесса диагностирования, на управляющий вход коммутатора 8 поступает сигнал, коммутирующий сигнал сравнения ответной реакции проверяемого блока 7 с ожидаемой на вход блока 2 памяти поступает сигнал, разрешаюший считывание тестового набо. - ра и подачу его на проверяемый блок,Коммутатор 8 предназначен для разрешения или запрещения прохождения команды разрешения сравнения с блока519 6 1 О 15 сигнала с блока 6 управления на блок 4 сравнения. В этом случае сигнал. не- сравнения отсутствует и блок 6 управления через время, равное такту диагностирования, вьдает команду на ввод следующего тестового набора данного идентификатора. Если проверяемый блок проверен уже на всех тестовых наборах идентификатора, а сигнал не- сравнения так и не появился, то в этом случае в проверяемом блоке 7 присутствует один из дефектов проверяемого класса дефектов и блок 6 управления при попытке считать следующий тесто-вый набор, определив конец идентификатора, вырабатывает команду разрешения индикации номера класса дефектов в блоке 5 индикации. По номеру класса дефектов определяется и уст" раняется дефект, после чего работа устройства повторяется до полного устранения всех дефектов.Блок 6 управления работает следующим образом.Процесс диагностирования начийается нажатием клавиша "Пуск" 13. В результате обнуляется счетчик 15, устанав. - ливаются в ноль триггеры 11 и 12 и вырабатывается сигнал ЗПКТ - запись коммутационного теста. С выхода триггера 12 нулевой сигнал поступает на управляющий вход блока 16 элементов И, запрещая индикацию содержимого счетчика 15 в блоке 5 индикации. Сигнал ЗПКТ разрешает передачу КТ - коммутационного теста с блока 1 на блок 6 управления, в результате чего КТ через дешифратор 10 поступает на вход коммутатора 3. КТ содержит 25 30 35 40 45 50 55 5 1520 6 управления на вход блока 4 сравнения.Устройство работает следующим образом.По команде с блока 6 управления из блока 1 в блок 6 управления подается коммутационный тест, согласно которому блок 6 управления производит с помощью коммутатора 3 подключение внешних контактов проверяемого блока 7 к выходам блока 2 памяти и к входам блока 4 сравнения. Затем по команде с блока 6 управления из блока 1 в блок 2 памяти записывается первый тестовый набор первого идентификатора и ответная реакция, соответствующая реакции проверяемого блока 7 при наличии в нем дефекта данного класса. По команде с блока 6 управления тестовый набор иэ блока 2 памяти через коммутатор 3 поступает на вход проверяемого блока 7. Ответная реакция проверяемого блока 7 через коммутатор 3 подается на вход блока 4 сравнения. Одновременно на другой вход блока 4 сравнения из блока 2 памяти поступает ожидаемая ответная реакция фДальнейшая работа устройства зависит от того, каким является тестовый набор - проверяющим или установочным. В тесте поиска дефектов схем беэ элементов памяти используются только проверяющие тестовые наборы. Необходимость установочных тестовых наборов в тесте поиска дефектов схем с элементами памяти объясняется тем, что для перехода от одного проверяемого тестового набора к другому нужно, в общем случае, провести проверяемый блок 7 через несколько внутренних состояний. При переходе по тес товому набору из одного такого промежуточного состояния в другое нет необходимости сравнивать реакции, поскольку такие тестовые наборы используются. только для установки проверяемого блока 7 в требуемое внутреннее состояние.Если тестовый набор является проверяющим, то сигнал с блока 6 управления поступает на коммутатор 8, разрешая прохождение управляющего сигнала с блока 6 управления в блок 4 сравнения. Поступивший сигнал разрешает сравнение реакций проверяемого блока 7 с ожидаемыми, В случае несовпадения реакций, блок 4 сравнения формирует сигнал несравнения, которыйпоступает на блок 6 управления. Появление сигнала несравнения говорито том, что в проверяемом блоке 7 отсутствуют дефекты данного класса, Вэтом случае блок 6 управления вьдаеткоманду на блок 1 для перехода к проверке следующего идентификатора, после чего описание действия повторяется. В случае отсутствия сигнала не- сравнения с блока 4 сравнения череэ время, равное такту диагностирования, блок 6 управления вьдает команду на ввод следующего тестового набора данного идентификатора.Если тестовый набор является установочным, то сигнал с блока 6 управления поступает на коммутатор 8,запрещая прохождение управляющегоинформацию о входных и выходных контактах проверяемого блока 7, согласно которой коммутатор 3 подключаетвходные контакты к выходам блока 25памяти, а выходные - к входам блока4 сравнения.При считывании метки ККТ - конецкоммутационного теста, записанной вконце КТ, дешифратор 10 выдает соответствующий сигнал ККТ, который уве"личивает на единицу содержимое счетчика 15, а также через время, определяемое элементом 19 задержки, формирует на выходе элемента ИЛИ 24 единичный сигнал ЗПТН - запись тестовогонабора, который разрешает. считываниеи передачу одного тестового набора вблок 2 памяти,По прочтении метки КТН (КТН 1) навыходе дешифратора 10 формируетсясоответствующий сигнал КТН (КТН 1),который поступает на первый второй)вход триггера 9, а также через элемент ИЛИ 23 на входы элементов ИЛИ 26 25и задержки 20, При этом на выходеэлемента ИЛИ 26 формируется единичный сигнал КОНТ 1, который поступаетна блок 2 памяти, разрешая подачу. тестового набора на проверяемый блок7. Затем через время, необходимоедля формирования на выходе нроверяе"мого блока 7 ответной реакции и определяемое элементом 20 задержки,единица поступает на элементы ИЛИ 25и задержки 21. При этом на выходе35элемента ИЛИ 25 формьется единица,которая поступает как сигнал КОНТ 2на вход коммутатора 8, а также поступает на вход элемента ИЛИ 26 для поддержания единицы на выходе КОНТ 1..Затеи через элемент 21 задержки, рассчитанный на .время сравнения реакцийи предназначенный для устранения ложных срабатываний, единичный сигналпоступает на вход элементы И 18, подготавливая путь для прохождения через него сигнала НСРВ " несравнения,и на вход элемента И 25 для поддержания единицы на выходах КОНТ 1, КОНТ 2.Результат сравнения может быть50двояким, рассмотрим оба случая.При совпадении ответной реакции сожидаемой или при запрете на сравнение на вход НСРВ с блока 4 сравнения поступает нулевой сигнал, Вэтом случае на выходе элемента НЕ 17присутствует единица, которая в момент времени, определяемый элементом 21 задержки, через элемент ИЛИ 25 выдает разрешение на считывание и прием очередного ТН.Если ответная реакция не совпала с ожидаемой, то с блока 4 сравнения на вход НСРВ поступает единичный сигнал. В результате на выходе элемента НЕ 17 устанавливается ноль, который запрещает считывание очередного тестового набора, и выдается сиг-. нал ПРИ на блок 1, что приводит к пропуску оставшихся ТН данного идентификатора. Необходимость пропуска ТН объясняется тем, что в,результате не- сравнения реакций доказано отсутствие в проверяемом блоке 7 дефектов из соответствующего данному идентификатору класса дефектов, следовательно, нет необходимости подавать оставшиеся ТН идентификатора.При считывании метки КПРИ с блока 1 через дешифратор 10 выдается сигнал КПРИ, действие которого аналогично действию сигнала ККТ.Если посла очереднойпопытки ввести ТН считана метка КИД - конец идентификатора, то дешифратором 10 вырабатывается соответствующий сигнал КИД, который устанавливает в единицу триггер 12. С выхода триггера 12 единичный сигнал поступает на вход блока элементов И 16, разрешая индикацию номера класса дефектов, поступающего из счетчика, 15 в блок 5 индикации.После устранения обнаруженного дефекта процесс диагностирования может быть продолжен путем нажатия клавиша "Продолжение" 14. В результате обеспечиваются действия по считыванию очередного тестового набора и устанавливается в ноль триггер 12.Если тест поиска дефектов прошел до конца, т.е, считана метка КТПД, то дешифратором .10 вырабатывается сигнал КТПД, который устанавливает в единицу триггер 11С выхода триггера 11 единичный сигнал ИНД поступает в блок 5 индикации, разрешая индикацию информации об отсутствии дефектов в проверяемом блоке 7 и об окончании,: процесса диагностирования.Блок 1 формирования тестовых воздействий работает следующим образом.Сначала в блок устанавливается ПЗУ 27 с тестом поиска дефектов.Затем на вход блока поступает сигнал ЗПКТ. Сигнал ЗПКТ поступает через элемент ИЛИ 38 на генератор импульсов 36 и останавливает его, атакже поступает через элемент ИЛИ 38на триггер 29, устанавливая его вединицу, и поступает на элемент 30задержки, Единичный сигнал с выхо 5да триггера 29 поступает на вход элемента И 44, разрешая прохождение через него меток к блоку 6 управления,и на вход элемента И 42, подготавливая условия для формирования на еговыходе единичного сигнала, Затем через время, необходимое для установкитриггера 29, генератора импульсов 36и определяемое элементом.30 задержки, 15единичный сигнал поступает на счетчик адреса 28, устанавливая его в,ноль, а также на элемент 31 задержки.Затем через время., необходимое дляустановки нулевого адреса на выходеАДР счетчика 28 адреса и определяемое элементом 31 задержки, единичныйсигнал поступает через элемент ИЛИ41 на вход СЧ - считывание ПЗУ 27,вызывая считывание КТ, а через элемент ИЛИ 39 на вход элемента 32 задержки, а также на вход элемента 34задержки,Затем через время, необходимое для формирования КТ на информационных выходах ПЗУ 27 и определяемое элементом 34 задержки, на выходе элемента 34 задержки появляется единичный сигнал ЗРКГ, по которому происходит запись КТ в регистр 37 коммутации. Через время, необходимое для осуществления считывания-записи КТ и .определяемое элементом 32 задержки, .единичный сигнал поступает на вход элемента ИЛИ 40, С выхода элемента ИЛИ 40 единичный сигнал поступает на вход "+1",счетчика 28 адреса, увеличивая его содержимое на единицу, и на вход элемента 33 задержки. Затем через время, необходимое для изменения адреса на выходе АДР счетчика адреса 28 и определяемое элементом 33 задержки, единичный сигнал поступает через элемент ИЛИ 41 на вход СЧ ПЗУ 27, вызывая считывание метки50 ККТ - конец коммутационного теста, и на элемент И 42. При считывании любой метки из ПЗУ 27 единица поступает на вход элемента НЕ 45, с выхода которого ноль запрещает формирование55 единичного сигнала на выходе элемента И 42. Метка ККТ поступает для анализа в блок 6 управления. Затем на входе ЗПТН - запись тестового набора появляется единичный сигнал, который поступает на вход "+1" счетчика 28 адреса, увеличивая его содержимое, и на вход элемента 33 задержки. Затем через время необходимое для изменения адреса на выходе АДР счетчика 28 адреса и определяемое элементом 33 задержки, единичный сигнал поступает через элемент ИЛИ 41 на вход СЧ ПЗУ 27, вызывая считывание ТН - тестового набора. Считывание ТН сопровождается появлением нуля на входе элемента НЕ 45, с выхода которого единица поступает на вход элемента И 42. При этом на выходе элемента И 42 формируется единичный сигнал, который поступает на элемент 35 задержки, а также через элемент ИЛИ 39 на элемент 32 задержки. Затем через время, необходимое для формирования ТН на информацйонных выходах ПЗУ 27 и определяемое элементом 35 задержки, на выходе элемента 35 задержки появляется единичный сигнал РЗЗП, по которому происходит запись ТН в блок 2 памяти.Затем через время, определяемое элементом 32 задержки, единичный сигнал увеличивает на единицу содержимое счетчика 28 адреса с последующим формированием сигнала СЧ, обеспечивая тем самьж считывание метки КТН (КТН 1), которая поступает для анализа в блок 6 управления. Приход на вход блока сигнала ПРМ вызывает установку триггера 29 в ноль, а такжезапуск генератора 36 импульсов, сигналы с выхода которого обеспечивают последовательное считывание информации из ПЗУ 27 до появления метки КПРХ. При этом нулевой сигнал с выхода триггера 29 поступает на вход элемента И 42, запрещая формирование сигналов РЗЗП и на элемент И 44, запрещая прохождение через него меток к блоку 6 управления. Считывание с ПЗУ 27 метки КПРИ вызывает по- явление на выходе элемента И 43 единичного сигнала, который проходит через элемент ИЛИ 38 и останавливает генератор 36 импульсов, а также устанавливает триггер 29 в единицу. Единица с выхода триггера 29 поступает на элемент И 42, подготавливая условия для формирования сигнала РЗЗП, и на элемент И 44 и разрешаетпрохождение через него метки КПР 11из ПЗУ 27 в блок 6 управления.Формула изобретения1. Устройство для поиска дефектов цифровых блоков, содержащее блок формирования тестовых воздействий, блок памяти, блок сравнения, блок индикации, блок управления и первый коммутатор, причем первая группа информационных выходов, блока формирования тестовых воздействий соединена с группой информационных входов блока памяти, вход разрешения считывания которого ,соединен с первым выходом блока управления, группа входов за-, дания режима которого соединена с второй группой информационных выходов блока формирования тестовых воздействий, группа синхронизирующих входов которого соединена с первой группой выходов блока управлениявход условия несравнения которого соединен 25 с выходом несравнения блока сравнения, первая группа информационных входов которого соединена с первой группой информационных выходов блока памяти, вторая группа информационных выходов которого соединена с первой группой информационных входов первого коммутатора, группа управляющих входов которого соединена с второй, группой выходов блока управления, третья группа выходов которого соединена с группой инфор:.:ционных входов блока индикации, вторая группаинформационных входов блока сравнения соединена с первой группой информационных выходов первого коммутатора, вторые группы информационных входов и выходов которого являются соответственно группой входов и группой выходов устройства для подключения к контролируемому цифровому. блоку, причем блок управления содержит два элемента ИЛИ, элемент И, два элемента задержки, элемент НЕ, клавиш "Пуск", клавиш "Продолжение" и дешифратор, гру.ппа входов которого является группой входов задания режима блока управления, первая группа выходов дешифратора является второй группой выходов блока управления, вход условия несравнения которого соединен с вхо 55 дом элемента НЕ и с первым выходом первой группы выходов блока управления, выход элемента НЕ соединен с первым входом элемента И, второй входкоторого соединен с выходом первогоэлемента задержки, вход которого сое -динен с выходом второго элемента задержки, выход элемента И соединен спервым входом первого элемента ИЛИ,выход которого соединен с вторым выходом первой группы выходов блока управления, выход клавиша Пуск соединен с первым входом второго элементаИЛИ и с третьим выходом первой группывыходов блока управления, о т л и -ч а ю щ е е с я тем, что, с цельюрасширения класса контролируемых из -делий, в устройство введен второй коммутатор, управляющий вход которогосоединен с вторым выходом блока управления, третий выход которого соединен с первым информационным входомвторого коммутатора, второй информационный вход которого соединен сшиной потенциала логического нуля,четвертый выход блока управления со"единен с входом разрешения индикацииблока индикации, выход второго коммутатора соединен с входом разрешения сравнения блока сравнения, выходразрешения записи блока формирования тестовых воздействий соединенс входом разрешения записи блока памяти, причем в блок управления введены три триггера, счетчик, блок элементов И, третий элемент задержки,три элемента ИЛИ, причем первыйвыход дешифратора соединен с входом установки в "1" первого триггера, выход которого являетсячетвертым выходом блока управлениявхоц установки в "О" первого триггерасоединен с выходом клавиша Пуски с входом сброса счетчика, второйвыход дешифратора соединен с входомустановки в " 1" второго триггера,вход установки в "О" которого соединен с выходом второго элемента ИЛИ,третий выход дешифратора соединен стактовым входом счетчика и с входомтретьего элемента задержки, выходкоторого соединен с вторым входомпервого элемента ИЛИ, выход клавиша"Продолжение соединен с третьимвходом первого элемента ИЛИ и с вторым входом второго элемента ИЛИ,группа выходов счетчика соединена с группой входов блока элементов И, входкоторого соединен с прямым выходомвторого триггера, третья группа выходов блока управления соединена с1520519 рого соединен с первым входом второго элемента ИЛИ, второй вход которого является третьим входом группысинхрониэирующих входов блока выходвторого элемента задержки соединен спервыми входами третьего и четвертого элементов ИЛИ и с входом третьегоэлемента задержки, выход которогосоединен с входом разрешения записирегистра, выход четвертого элементаИЛИ соединен с входом четвертого элемента задержки, выход которого соединен с третьим входом второго элемента ИЛИ, выход которого соединен стактовым входом счетчика и с входомпятого элемента задержки, выход которого соединен с вторым входом третьего элемента ИЛИ и с вторым входомпервого элемента И, выход которогосоединен с вторым входом четвертогоэлемента ИЛИ и с входом шестого элемента задержки, выход которого является выходом разрешения записи блока, выход третьего элемента ИЛИ соединен с .входом считывания постоянного запоминающего узла, группа адресных входов которого соединена с группой выходов счетчика, группа выходовпостоянного эапомннающего узла соединена с группой входов третьего элемента И, с группой информационныхвходов регистра и является первойгруппой информационных выходов блока,выход постоянного запоминающего узласоединен с вторым входомвторого элемента И, с входом третьего элементаИ, с входом элемента НЕ, выход которого соединен с третьим входом первогоэлемента И, выход третьего элементаИ соединен с вторым .входом первогоэлемента ИЛИ, группы выходов постоянного запоминающего узла, регистра ивыход второго элемента И соединеныс второй группой информационных выходов блока. 1 О группой выходов блока элементов И, четвертый выход дешифратора соединен с первым входом третьего элемента ИЛИ и с входом установки в "1" треть 5 его триггера, второй вход третьего элемента ИЛИ соединен с пятым выходом дешифратора и с входом установки в "О" третьего триггера, выход третьего элемента ИЛИ соединен с первым входом четвертого элемента ИЛИ и с входом второго элемента задержки, выход которого соединен с первым входом пятого элемента ИЛИ, второй вход которого соединен с выходом 15 первого элемента задержки, выход пятого элемента ИЛИ соединен с вторым входом четвертого элемента ИЛИ и с третьим выходом блока управления, первый выход которого соединен с вы." ходом четвертого элемента ИЛИ, вто рой выход блока управления соединен с прямым выходом третьего триггера.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок фор- мирования тестовых воздействий содержит постоянный запоминающий узел, счетчик, триггер, шесть элементов задержки, генератор импульсов, регистр, четыре элемента ИЛИ, три элемента И, элемент НЕ, причем первый вход группы синхронизирующих входов блока соединен с входом запуска генератора импульсов и с входом установки в "О" триггера, выход которого соединен с35 первыми входами первого н второго элементов И, второй вход группы синхронизирующих входов блока соединен с первым входом первого элемента ИЛИ и с входом первого элемента задерж О ки, выход которого соединен с входом второго элемента задержки и с входом сброса счетчика, выход первого эле-мента ИЛИ соединен с входом установки В "1" триггера и с ВХОдом Остановки генератора импульсов, выход кото5205191520519 ор А.Обруча ак ри ГКНТ СС г. Ужгород, ул, Гагарина, 1 О Составитель И.Иваныкин Петраш Техред Л,Сердюкова КорреЗаказ 6759/50 . Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям113035, Москва, Ж, Раушская наб., д. 4/5 оизводственно-издательский комбинат "Пат В 2 ЙЕЙ