Д-триггер на мдп-транзисторах

,Мансурокова Микроэлекттройств.5, с124,двунаправленными ьВь ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(71) Институт кибернетительным центром Научновенного объединения "Ки(57) Изобретение относится к областиимпульсной техники и может быть использовано при построении различныхустройств дискретной обработки информации, Цель изобретения - повыыениебыстродействия. Устройство содержитинвертирующие вентили 1 и 2 на элементах Ш 1 И-НЕ, ключевые элементы 3,4,р-канальные транзисторы 5,7 и и-канальные транзисторы 6 и 8. Для достижения поставпенной цели в устройствовведены дополнительные инверторы 9и 11 и новые функциональные связи,ключевые элементы 3 и 4 выполнены04 2вентиля 1, что обеспечивает устойчивое хранение записанной по Ит-входу информации 9=1, Ц=О. Если проследить за процедурой записи по 0 -вхоцу состояния Ц=1, Ц=О, то в этом случае срабатывает цепь передачи уровня "1" (при 0=0) с выхода инвертора 11 на второй вход вентиля 2 через открытый р-канальный транзистор 7. хранение состояния в триггере, так как уровень Ц=1 формирует уровень Я=О на выходе вентиля 2, и через ключевой элемент 3 обеспечиваются срабатывание вентиля 1 и поддержания уровня Ц=1 на его выходе.Таким образом обеспечивается устойчивое состояние триггера. Для записи состояния ч=1 и (=О по второму В -входу триггера при От=1 поступаю щий тактирующий сигнал Т=1 формирует на выходе инвертора 10 уровень "0", который закрывает п-канальные транзисторы 6 и 8, открывает р-канальные транзисторы 5 и 7, что приводит к по ступлению уровня Ь=1 через транзистор 5 на второй вход вентиля 1, уро" вень "0" с выхода инвертора 11 (так как И=1) поддерживает через транзистор 7 закрытым второй вход вентиля 2, 45 Таким образом, срабатывание вентиля 1 по второму входу приводит к формированию уровня 0 на выходе (т.е. Ц=О) и в результате к формированию уровня "1" на выходе вентиля 2 (т.е. Ц=1). 50 После окончания действия тактирующего сигнала по входу Т(Т=О) на выходе инвертора 10 формируется уровень "1", который открывает и-канальные транзисторы 6 и 8, что приводит к подаче 55 уровня "0" на вторые входы вентилей 1 и 2. В результате вновь действует триггерная связь вентиля 2 через открытый ключевой элемент 3 на вход 14783Изобретение относится к вычислительной и импульсной технике и может быть использовано при построении различных устройств дискретной обработки информации. 5Целью изобретения является повьппение быстродействия Р-триггера.На чертеже представлена принципи" альная электрическая схема Э-триггера на МДП-транзисторах. 10Э-триггер содержит инвертирующие вентили 1 и 2 на элементах ИЛИ-НЕ, ключевые элементы 3 и 4, пары р- и и-канальных транзисторов соответственно 5,7 и 6,8, инверторы 9 - 11. 15Устройство работает следующим образом.В режиме хранения информации (например, 0=1, Ц=О), при отсутствии тактирующих сигналов записи (Т,=Т 1=0) 20 закрыт ключевой элемент 4 и открыт ключевой элемент 3, а открытые п-канальные транзисторы 6 и 8 отключают вторые входы вентилей И 31 И-НЕ уровнями1 логического "0", Зто обеспечивает со Поскольку число ярусно включенных транзисторов вентилей предлагаемого В-триггера равно двум, то его быстродействие выше, чем известного, число ярусно включенных транзисторов в котором равно трем. формула изобретения Э-триггер на ЬЩП-транзисторах, содержащий последовательно включенные инвертирующие вентили, два тактирующих входа и цепь обратной связи, первый 0-вход соединен с первым входом первого вентиля через первый ключевой элемент, первый управляющий вход которого соединен с первым тактирующим входом, второй Р-вход через первый р-канальный транзистор подключен к второму входу первого вентиля, к которому подключен сток первого п-канального транзистора, исток которого подключен к общей шине, затворы первых и- и р-канальных транзисторов подключены к второму тактирующему входу, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в качестве первого ключевого элемента используется двунаправленный ключ, причем второй П-вход подключен к входу первого дополнительного инвертора, выход которого через второй р-канальный транзистор подключен к второму входу второго вентиля, к которому подключен сток второго п-канального транзистора, исток которого подключен к общей шине, а затворы вторых р- и и-канальных транзисторов подключены к второму тактирующему входу, причем в цепь обратной связи устройства, соединяющей его выход с первым входом первого вентиля, включен второй двунаправленный ключ, инверсный вход которого соединен с первым тактирующим входом, а прямойс инверсным входом первого ключевого элемента и через второй дополнительный инвертор с первым тактирующим входом.