Способ настройки декодирующих устройств

Номер патента: 758514

Опубликовано: 23.08.1980

Авторы: Лосев, Максаков

МПК: H03M 13/15

Метки: декодирующее, кода, циклического

...шина входного сигнала 24 соединена со входом регистра 1 и с первым входом сумматора.по модулю дна 4, второй вход которого соединен с выходом последнего разряда последней группы регистра 2.и с первым входом сумматора по модулю два 5, второй вход которого соединен с выходом последнего разряда первой группы регистра 2, выход суМматора по модулю два 4 со 758514единен со входом первого разряда первой группы регистра 2, выход сумматора по модулю два 5 соединен с первым разрядом второй группы регистра 2, вторая и последующие группы регистра 2 соединены последовательно, выход регистра 3 соединен с выходом регистра 3 и с первым входом сумматора по модулю два 7, второй вход которого соединен с выходом поледнего разряда первой ячейки регистра 3,...

Номер патента: 1293845

Опубликовано: 28.02.1987

Авторы: Евсеев, Ефимов, Крук, Лернер, Семенов, Трояновский

МПК: H03M 13/05

Метки: декодирующее, исправления, ошибок, пакетных

...7 - 9 и обнуляет содержимое второго регистра 2сдвига, При закрытых ключах 7 - 9 цепи обратной связи регистров 1 и 2сдвига и вычислителя 3 синдрома разрываются и содержимое вычислителя 3синдрома подается на входы г (гчисло проверочных символов кода) левых разрядов первого регистра 1 сдвига, где складывается по модулю двас содержимым второго регистра 2сдвига,2,3, Символы синдрома с выходоввычислителя 3 синдрома параллельнопоступают на информационный вход блока 14 селекции в котором производится анализ поступающего синдрома. Врезультате этого анализа на выходеблока 14 появляется слово, содержащее ровно один нулевой символ, соответствующий числу . нулей, стоящих справа от старшего ненулевого разряда синдрома. Слово с выхода блока 14...

Номер патента: 1295531

Опубликовано: 07.03.1987

Авторы: Георгиева, Додунеков, Житков, Зиновьев, Зяблов, Савельев

МПК: H03M 13/05

Метки: декодирующее, исправления, ошибок

...х х, записанное в блоке 89, выходы которого подключены на вторые входы перемнолжтеля 86, На первые входы перемножителя 86 из блока 88 подается локатор х, На двенадцатом такте величина ь =х х х записывается на триггеры группы 87, с которых на 13-м такте переписывается вблок 89.Для дальнешпих расчетов неЬбходи,омо записать ь .=1 в блок 89. Это производится на 14-м такте путем подключения через коммутаторы 84 и 85 навходы перемножителя 86 выхода элемента НЕ 83. Таким образом, в перемножителе 86 производится перемножениео о,оЫ. М =ж и результат вначале записывается на триггеры группы 87, а на15-м такте - в блок 89,На 16-м такте появляется сигнална третьем выходе дешифратора 12,который подается в вычислитель 16 свхода 74 на С-вход...

Номер патента: 391724

Опубликовано: 01.01.1973

МПК: H03M 1/24, H03M 1/66

Метки: «код-угловое», вала, декодирующее, перемещение

...и дифференциальной составляющей движения вала, отработка суммы этих двух составляющих производится с максимально возможной скоростью (частота ,), Конец преобразования этих составляющих фиксирует запуск преобразователя, в котором записана дифференциальная составляющая и изменяет состояние триггера знака, следовательно, производигся реверсивная отработка дифференциальной составляющей с той же частотой. Конец реверсивного преобразования дифференциальной составляющей,фиксирует запуск преобразователя и изменение триггера знака. С помощью преобразователя, в котором записана интегральная составляющая, производится отработка интегральной части преобразования (или движения вала) уже с меньшей скоростью, которая определяется кодовым...

Номер патента: 437219

Опубликовано: 25.07.1974

Автор: Келлер

МПК: H03M 13/05

Метки: декодирующее, каскадного, кода

...Соломона второй ступени: в 0 в , в 011 в , в 022 в в , - 123 - , - 033 - , - 132 - ,Выходы ячеек памяти дешифратора 19 являются выходами устройства.Частота сдвигающих импульсов дешифратора 1 в три раза превышает частоту сдвитающих импульсов дешифратора 19 (шины импульсов сдвига на чертеже не показаны).Двоичные символы каскадного кода передаются, последовательно во времени и поступают: 0 на вход 2, а 1 - на вход 3 кольцевого дешифратора 1, где декодируется отделыно каждая комбинация кода первой ступени с основанием 2. Через каждые 3 такта считывается результат декодирования с дешифратора 1, выходные сигналы которого представляют собой символы кода второй ступени с основанием 4 и подаются через логическую схему 12 на вход кольцевого...