Г-триггер

Номер патента: 465655

Опубликовано: 30.03.1975

Авторы: Закроищиков, Останков

МПК: G11C 11/00

Метки: входом, многоустойчивый, памяти, счетным, элемент

...и третьей групп, а управляющая шина 25 соединена с одним из входов каждого логического элемента И - НЕ второй группы.На чертеже приведена логическая схемамногоустойчивого элемента памяти со счетным входом, где 1, 2, 3 - логические схемы 0 И - НЕ первой группы; 4, 5, 6 - логичеЛогические состояния схем (И - НЕ Выход элементов И - НЕ Значениена шинеГИ 3 4 5 б О 1 1 1 О О Во избежание состязаний выход схемы И - НЕ 2 соединен с входом схемы И - НЕ 3, Соединение каждой схемы И - НЕ второй группы большого номера со схемой И - НЕ этой же группы, но номер которой на единицу меньше, препятствует двойному срабатыванию устройства за время одного импульса счета.На чертеже шина установки начального состояния условно не показана. Она должна быть...

Номер патента: 1562866

Опубликовано: 07.05.1990

Авторы: Мелешко, Нуров, Ребров

МПК: G01R 31/3177

Метки: входных, инвертирующих, логических, напряжений, пороговых, элементов

...для логических элементов, изготовленных по ТАЛИП технологии в соответствии с техническими условиями принимается: уровень выход 5 ного напряжения логической единицы может принимать значения в интервале (0,7-1,0)ц, а уровень выходного напряжения логического нуля - (О -0,3)ц.10Поэтому входные пороговые напряжения логических элементов (фиг.2) определяются как такие входные напряжения, при которых выходнь 1 е напряжения принимают значения О, 9 ц и 0,1 ц, т. е. здесь и далее Л= О, 9, В = 0,1. Тогда выражения (3) и (4) перепишут-. ся так 66напряжений инвертирующих логическихэлементов содержит контролируемый инвертирующий логический элемент 1,блок 2 задания режима по постоянномутоку, резисторный аттенюатор 3 с регулируемым коэффициентом...

Номер патента: 1080214

Опубликовано: 15.03.1984

Авторы: Бузунов, Буренков, Валов, Зюканов, Прасолов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...элементов ИЛИ первой группы, выходы которых подключены к управляющим входам элементов И соответствующих групп, выходы которых соединены с соответствующими входами элементов ИЛИ второй группы, регистр числа, выходы элементов ИЛИ второй группы подключены к соответствующим входам регистра числа, установочные входы которого соединены с адресным входом старшего разряда адреса дешифратора адреса, разрядные шины накопителя соединены с входами элементов И соответствующих групп в соответствии с формулойМ= (Я+Р) вооп,где М - номер выходной строки накопителя;Б - номер,.элемента И (8=0,1,2,,п),Р = 0,1,2 п и - разрядность хранимых слов.В накопителе, содержащем в пересечении адресных и разрядных шинэлементы памяти, входы П"1 элементов памяти,...

Номер патента: 1117628

Опубликовано: 07.10.1984

Авторы: Аронштам, Баршай, Молотков, Смирнов

МПК: G06F 3/04

Метки: ввода, информации

...сигнала на выход усилителя разрешается при подаче на стробирующий вход усилителя единичного сигнала. Регистр 7 памяти выполнен в виде параллельного регистра на Р - триггерах.Запись информации в регистр 7 осуществляется о переднему фронту положительного синхроимпульса, поступающего на первый (управляющий) вход регистра 7. Коммутатор 8 при большом числе входных линий выполняется пирамидаль- . ным каскадированием более мелких коммутаторов. 28 4В качестве аналогового коммутатора 11 может быть, использовано реле,контакты которого обеспечивают коммутацию тока величиной, определяемойтоком во входных цепях усилителей 1,Блок 12 управления предназначен,для согласования во времени процессовзаписи адреса коммутационного элемента 2 (релейного...

Номер патента: 1129737

Опубликовано: 15.12.1984

Авторы: Безмен, Ментюк, Святкин, Семашко

МПК: H03K 19/00

Метки: логический, многофункциональный, элемент

...каждый из которых содержит первый и второй дополнительные МОП-транзисторы, вход 40 в каждом из инверторов соединен с затвором первого дополнительного МОП-транзистора, исток которого соединен с второй шиной питания, а сток соединен с выходом инвертора 45 и истоком второго дополнительного МОП-транзистора, затвор и сток которого соединены с первой шиной питания, первый вход многофункционального логического элемента соединен с вторым входом первого дополнительного элемента И и выходом второго дополнительного элемента И, первый вход первого дополнительного элемента И соединен с первым входом третьего до полнительного элемента И, вторыми входами четвертого и пятого дополнительных элементов И и входом пер 4вого инвертора, который...