Частотно-фазовый детектор

Ф гп"3 ПИСАНИЕ ИЗОБРЕТЕНИЯ ЬСТВУ АВТОРСКОМУ С(46) 30.06.88 Бюл. % 2 научно-исследоваприродных ресурВ. А. Стрижевскиисвязи, сер. РИТ ВЫЙ ДЕТЕКТОР ится к радиотехваься в устр-вахулучшение тем.Вф ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(71) Государственныительский центр изучениясов,801406717 пературной стабильности. Устройство содер. жит О-триггеры 1 и 2, элемент И - НЕ 3, четыре резистора 4, 5, 6, 7, конденсатор 8, операционный усилитель 9. В устройство введен второй конденсатор 1 О, соединенный с неинвертируюцим входом операционного усилителя. В результате одновременного понижения напряжения на неинвертирующем и повышения напряжения на инвертируюгцем входах операционного усилителя 9 напряжение на выходе частотно-фазового детектора понижается до момента прихода пе реднего фронта сигнала на вход синхро низации Р-триггера 1, пропорционального разности фаз входных сигналов. 1 ил.14067 7 1 О 15 20 формула ггаогбретения 25 30 35 40 45 50 Составитель Л. КолосовРедактор Л Повхан Техред И. Верее Корректор Г. ЭрдейиЗаказ Зо 04,5 Тираж 928 ПодписноеВНИИПг Госчдарственного комитета СССР по де.аизобретений и открытий3035. Москва, Ж 35, Рау инская наб., д. 45Произволепенно-полиграфическое предпринтне, г Ужгород, ул. Проектная. 4 Изобретение относится к радиотехнике и может использоваться в устройствах автоподстройки частоты.Цель изобретения улучшение темпе. ратурной стабильности.На чертеже приведена структурная электрическая схема частотно-фазового детектора.Частотно-фазовый детектор содержит перный и второй Р-триггеры 1 и 2, элемент И НЕ 3, четыре резистора 4, 5, 6 и 7, первый конденсатор 8, операционный усилитель 9 и второй конденсатор О.Частотно-фазовый детектор работает следующим образом.В исходном нулевом состоянии О- триггеров 1 и 2 потенциалы на обоих входах операционного усилителя 9 ранцы. В широком диапазоне рабочих температур синхронное изменение уровней логических 0 ица выходах О-триггеров 1 и 2 практически не влияет на выходное напряжение операционного усилителя 9.В случае, когда сигнал на входе О-триггера 1 опережает по фазе сигнал на входе Г)-григгера 2, то О-триггер 1 устанавливается н единичное состояние и второй кон. денсатор О, соединенный с неинвертирующим входом операционного усилителя 9, цац нет заряжаться через третий резистор 6, подключенный к прямому выходу Р-триггера 1, и четвертый резистор 7, подключенный к инверсному выходу О-триггера 2, который находится в исходном состоянии. Одцовременгго ца инверсном выходе О-триггераустанавливается логический 0 и на ицнертирующем входе операционного усилителя 9 напряжение понижается. Понижение напряжения на инвертирующем входе операционного усилителя 9 и повышение его ца цеинвертирующем входе вызывает рост напряжения на выходе частотно-фазового детектора.Возрастание напряжения на выходе частотно-фазового детектора продолжается до прихода переднего фронта сигнала на вход О-триггера 2. По переднему фронту этого сигнала на прямом выходе О-триггера 2 устанавливается логическая 1. Так как на обоих входах элемента И - НЕ 3 устанавливаются логические 1, то на выходе элемента И - НЕ 3 устанавливается логический О, поступающий на входы сброса Р-триггерови 2, которые устанавливаются в состояние логического 0, и частотно-фазовый детектор возвращается в исходное состояние. Г 1 ри этом на выходе частотно-фазового детектора сохраняется напряжение, пропорциональное разности фаз входных сигналов. В случае отставания сигнала по фазе на входе О-триггерапервым переклк)чается в состояние логической 1 О-триггер 2, вследствие чего напряжение на втором конденсаторе 1 О понижается за счет разряда через резисторы 6 и 7 и соответствующие выходы О-триггеров 1 и 2, находящиеся в состоянии логического 0, а напряжение ца инвертирующем входе операционного усилителя 9 повышается за счет заряда первого конденсатора 8 через резисторы 4 и 5 и соответствуюгцие выходы Р-триггеров, находящиеся в состоянии логической 1.В результате одновременного понижения напряжения на неинвертирующем и повышени я напряжения ца инвертирунцгем входах операционного усилителя 9 напряжение на выходе частотно-фазового детектора понижается до момента прихода переднего фронта сигнала ца вход синхронизации О-триггера 1, пропорционального разцосч и фаз входных сигналон. Частотно-фазовый детектор, содержацгий первый и второй О-триггеры, входы синхро. низации которых являются входами частот. но-фазсвого детектора, информационные 0-входы О-триггеров являются входами логичесноч единицы частотно-фазового детектора, элемент И- -НЕ, входы которого соединены с прямыми выходами первого и второго Р триггеров, а выходс входамц сброса О-триггеров, четыре резистора, конденсатор и операционный усилитель, выход которого является выходом частотцо-фазового детектора, отличающийся тем, что, с целью улучшения температурной стабильности, в него введен второй конденсатор, причем инверсный выход первого О-триггера соединен через последовательно подключенные первый и второй резисторы с прямым выходом втсрого Р-триггера, а точка соединения первого и второго резисторов подключена к иьвертирующему входу операционного усилителя и первому выводу первого конденсатора, другой вывод которого соединен с выходом операционного усилителя, прямой выход первого Р-триггера соединен через последовательно подключенные третий и четвертый резисторы с инверсным выходом втсрого Р-триггера, а точка соединения третьего и четвертого резисторов подключена к неинвертирующему входу операционного усилителя и первому выноду второго конденсатора, другой вывод которого подключен к общей цгине.