Цифровой фазовый детектор

481129 о и и -д-н" и еИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДНЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1) Дополните чьно нд-ву(23) Приоритет -Опубликовано 15.08.75. Бюллет осударственный комитетСовета Министров СССРпо делам иэаоретенийи открытий ь3) УДК 681.325(088.8) 03.7 Дата опубл сани вания 2) Авторы изобретени. Я. Минц, В. Н. Чинков и А. А. Горла 1) Заявител ТО ОЙ ФАЗОВЫЙ(54) ЦИ адиотехистем правлеИзобретение относится к области р ники и может быть использовано в с автоматического регулирования иния.Известные фазовые детекторы, содержащие двухпозиционный переключатель, два фильтра, два усилителя, два нуль-органа, блок управления, счетчик циклов, электронный ключ, генератор импульсов, реверсивный счетчик фазы, причем входы двухпозиционного переключателя соединены с источниками входных сигналов, а его выход через первый фильтр, первый усилитель и первый нуль-орган соединен с блоком управления, вход второго фильтра соединен с первым источником входного сигнала, а его выход через второй усилитель и второй нуль-орган соединен с блоком управления, первый выход которого соединен с двухпозиционным переключателем, а второй через электронный ключ, второй вход которого соединен с выходом генератора импульсов, - с первым входом реверсивного счетчика фазы, второй вход которого подключен к третьему выходу блока управления, не обеспечивают возможности использования их в системах с фазомодулированными сип 1 алами, особенно, когда мгновенные значения фазовых сдвигов превышают 2-,Целью изобретения является расширение функциональных возможностей детектора. Это достн тем, что в предлагаемыицифровой фазовьш детектор введены преобразователь код-напряжение, регистр фазы, первая схема ИЛИ, две схемы переноса, пер вая схема И, триггер знака, вторая схемаИЛИ, второй электронный ключ, сумматор, триггер реверса, третья схема переноса и цифровой фазоуказатель, состоящий из третьей схемь ИЛИ, двух триггеров н трех О схем И, причем зходы третьей схемыИЛИ и первого триггера соединены с выходамн нуль-органов, а выход третьей схемы ИЛИ соединен со вторь 1 м триггером, выходы которого соединены с первыми входамн 5 трек схем И, вторые входы которых подкгпочены к выходу первого триггера; вход преобразователя код-напряжен 1 е через реги" стр фазы, первую схему ИЛИ, первую схему переноса, один вход которой соединен с 0 выходом счетчика циклов, триггер знака, второй выход которого подключен ко второй схеме переноса, н первую схему И подключен к первому выходу реверсивного счетчика фазы, второй вьход ко 25 торого через вторую схему переноса подключен к первой схеме 1 ЛЛИ;., третий вход реверсивного с 1 етн 1 ка фазы через третью схему переноса, сумматор, триггер реверса н второй электроппьш кл 1 оч соедш 1 е; со схемой ЗО И цифрового фазоуказатсля.Иа (риг. 1 представлепа структурная схема предляГяемОГО детекторй; цй фиГ. 2 - Временные диаграммы, поясняющие принцип его действия,Цифровой фазовый детектор содержит двухпозициопный переключатель 1, фильтры 2 и 3, усилители 4 и 5, нуль-органы 6 и 7, блок хпдавления 8, с 1 стНк циклов 9, электронный ключ 10, гецератор импульсов 11, реверсивпый счетчик фазы 12, схему И 13, триггер знака 14, схемы переноса 15 и 16, схему ИЛИ 17, регистр фазы 18, преобразователь код-напряжение 19, цифровой фазоуказатель 20, содержащий схему ИЛИ 21, триггеры 22 и 23 и три схемы И 24, 25, 26, с.(ему ИЛИ 27, электронный ключ 28, сумматор 29, триггер реверса 30 и схему переноса 31.Предлагаемый детектор работает следующим образом.Пусть мгновенные значения фдзь цс цревышаОт 2-, тогда в цачальшяй момепт двухпозицио:цый персклюятель 1 находится В одном из состояний, например, соответствуюцем режцх) пзмсреций, р;огдд пй Вход детектора подаотся оба сигнала и г) и и,(1), Первый из этик сигналов проходит через фильтр 2, усилитель 4 и поступает пд пуль- орган 6. Второй сцгцал проходит через фильтр 3, хсилитсль 5 и поступает ца пульОргйп 7. Вьходцре црц(льсы цр,ль-оргйцог 6 и р ПОСТИПОТ ПД О:ОК УЦРВЛЕЦ 15 ", Д ВЫ)0;- цые импульсы пуль-оргдцд 6, кроме того, Пд ССТИК цИК,1013 э. ЕСЛИ СПГПЯ; ПрЛЬ-О)Г а 6 сГГйть 0 Орь)Г, то блор: ) црдвл(-:ция; ПО ЭТОХУ СПГПДЛУ 0 КРрДСТ ЭЛСКТРОрп и клю 10 1 Пмп)льсь Образцова Частот с спсрйторй 1 Проходят цй сстчцк (1)дз.1 2. 1 О сигпалу пуль-оргдцд 7 блок упраьлеция 8 здкрыВЯст и:ПО 10, црскрдцдя ПОсуп,1 сццс цмпульсоп с гсцсртоп 11 цд счетчик 12. ТГП; СХЕМД РГООТДСТ П ТС"1 ГЧГЦС /Г ЦЦКЛ 013, ЦПЦ 1 С) /1 Выбирается цз условияи =- пг/г,где /г = -- кратость несущей частотыцОосновцоЙ Гйроцкходслцр) ОцсЙТЫ; //г - ПОЛОжГТСГЬЦОС ЦСЛОС 1 СЛО ЬЫОИРЯ- емос в зависимости от спектрального состава помех, присутсгвуюцих во входцых сигналах.Если Обчем Х счетчика фазы 12 Выбрать равным р"3 = п,р . 360. - число импульсов ца 1), то к момсцту окоцчация п циклог измерения в цем будет здфиксировацоЮ = .)рргде Л,. - код, процорццоцальный постоянной составляющей фд -;о; Х 3, -- ко;, пропор- ЦИОПЯЛЫГЬП ЗОБО ;Ор ,;",.ЦцОСТИВЫЗЫ- ваемой пецдсцтичцостыо харак;сристик фильтров, усилителей ц цу.ь-оргдцов. 1 Осле этого на Выходе счетчика циклов появляется импульс перецолцеш;я, который поступает в Ол 01: упвь;1 сция 8, д тот, В свою 0 ередьр переводит Гсрсключйтсль 1 В режим коррекции, когда ца фильгры 2 и 3 цосгуцае один И тОт же СИГНаЛ РГ г)р, И УСТа;аВЛИВает СЧЕТ- чик фазы 12 в режим Вычитания, Следуод щие п циклов схема работает ачалогичцо, иусредцеццос число импульсов, поступающих в счетчик фазы 12, равно Х,) Число импульсов Л),. Поступает В счетчик 12 на вычцтацце, и В рзультате В пем останется чис:о импульсов Х, Если окажется, что Х,(п;г 180, сцпал ца Выходе схемы И 13 нс формируется и триггср зн;к; 4 Остдстс)1 В псходпом состояцпи. Если )кс Окяжетс 51, что 3 . п ррг 180 р цд выходе схемы И 13 Аормцруется 5 сигнал, опрокидывающий триггер зцака 4. Вз;ВисцхОст от состояния триггера знака 14 к рдоотс подготавлцгастся либо схемы цсрсносд 15, подключец;ая к одним Выходам трцг- ГерОВ счстчикя фазы 12 лиоо схсма персцосс 1 )16, по;кл 10(ПИ 251 к .)мПх 3 ыхолях 1 трцГгсров счстчш:д (разы 12. Прц цостхплеццц ца схемы Гере;осд 15 ц 16 с гы)л:2 с;стчцкя циклов 9 с)гн яг 1. соот 1)стстВ Ощс ГГ) 01 ОНИ 2 цию цикла коРРскциц, пРЯмой цлц Оцолрцц- )5тельный ко: Л, цз сцтчцкд Яз 1 2 через схсх 1 ь Псв.НОСЯ 15) цгц 16здцсц)0(т От 1 с;цПцц(-.о 80 илп -О(80 )схему ИЛИ 7 Вводцтся В регистр фазы 18. К Всгцстр) В)зь 18 ПОк 20 сц )Орр;1 рмОцпЙ цряжсццс, пропорццоцд;ырог (О:у , д слс.)д работы п фровоО фдзоукдз;тел: 20. В первом рсжцмс устроцство работа т,;о:;2 ПСРВЫХ 1 Ц ПОВТОРЯОТС 5 И)1 Ц;1 ГСЫ С ВЫХОД;1 ОГ 0)100 цугЬ-ОрГЯП 1 6.ОГДЯ С прцХОдо)1 ц ц) льсд ср появл 510 гс) сГид " Я Выход" схс 481129о 5 20 25 30 35 40 45 50 мы И 25 и с некоторым запаздыванием, с приходом импульса У - сигнал на выходе схемы И 26. Опережающий сигнал схемы И 25, во-псрвых, через схему ИЛИ 2 закрывает ключ 28 и запрещает прохождение сигнала схемы И 26 на сумматор 29, и вовторых, записывается в сумматор 29 на суммирование. В дальнейшем с приходом каждого импульса из числа Уд, , У; на выходе схемы И 25 формируется сигнал, фиксируемый сумматором 29. С приходом импульса У, согласованная ра;ота триггеров 22 и 23 нарушается, и сигналы на выходе схемы И 25 не формируются. Число импульсов, зафиксированное в сумматоре 29, равно 1. Для рассматриваемого случая 1 =- 3. В другом режиме фазоуказатель 20 работает, когда первыми появляются импульсы с нуль-органа 7, т. е. когда измерения начинаются в промежутке между импульсами Уз и У;. В этом случае количество ошибочных измерений равно 1 = и - Г, где 1 - число ицклов измерений, прошедших до момента появления импульса Уи; Г - число циклов измерений прошедших после появления импульса 01. В этом рекиме первым появляется сигнал на выходе схемы И 26 в момент поступления импульса У,. Этот сигнал через открытый в исходном состоянии ключ 28 вводит в сумматор 29 число п и устанавливает его посредством триггера реверса 30 на вычитание. Этим жс импульсом посредством схемы ИЛИ 27 электронный ключ 28 закрывается. Импульсы, формируемые после этого на выходе схемы И 25 в моменты поступления с нуль-органа 6 импульсов У; и, , Узаписываются в сумматор 29 на вычитание. После выполнения и циклов измерения в сумматоре будет записано число 1 = и - Г, в соответствии с которым в сстк фазы 12 неооходимо Ввести поправку 1 360, Ввод поправки осущестгяется с помощью схем переноса 31, соединяющих поразрядно сумматор 29 со счетчиком фазы 12. Причем ввод показаний 1 сумматора 29 в счетчик 12 осуществляется со сдвигом 360. Этот ввод производится по сигналу, поступающему со счетчика циклов 9 на импульсные входы схем переноса 31. Для возвращения в исходное состояние сумматора 29 и ключа 28 служит схема И 24, сигнал на выходе которой формируется при правильном измерении фазовых сдвигов. Этот сигнал устанавливает сумматор 29 в режим суммирования и электронный ключ 28 в открытое состояние.Предмет изобретенияЦифровой фазовый детектор, содержащий двухпозиционный переключатель, два фильтра, два усилителя, два нуль-органа, блок управления, счетчик циклов, электронный ключ, генератор импульсов, реверсивный счетчик фазы, причем входы двухпозиционного переключателя соединены с источниками входных сигналов, а его выход через первый фильтр, первый усилитель и первьш нуль-орган соединен с блоком управления, вход второго фильтра соединен с первым источником входного сигнала, а его выход через второй усилитель и второй нуль-орган соединен с блоком управления, первый выход которого соединен с двухпозиционным переключателем, а второй - через электронный ключ, второй вход которого соединен с выходом генератора импульсов, - с первым входом реверсивного счетчика фазы, второй вход которого подключен к третьему выходу блока управления, отличаоиийся тем, что, с цельо расширения функциональных возможностей детектора, в него введены преобразователь код-напряжение, регистр фазы, первая схема ИЛИ, две схемы переноса, первая схема И, триггер знака, вторая схема ИЛИ, второй электронный ключ, сумматор, триггер реверса, третья схема переноса и цифровой фазоуказатель, состоящий из третьей схемы 1 ЛЛИ, двух триггеров и трех схем И, причем входы третьей схемы ИЛИ и первого триггера соединены с выходами нуль-органов, а выход третьей схемы ИЛИ соединен со вторым триггером, выходы которого соединены с первыми входами трех схем И, вторые входы которых подключены к выходу первого триггера; вход преобразователя кодпапряжение через регистр фазы, первую схему ИЛ 1 Л, первую схему переноса, один вход которой соединен с выходом счетчика циклов, триггер знака, второй выход которого подключен ко второй схеме переноса, и первую схему И подключен к первому выходу реверсивного счетчика фазы, второй выход которого через вторую схему переноса подключен к первой схеме ИЛИ, третий вход реверсивного счетчика фазы через третью схему переноса, сумматор, триггер реверса и второи электронный ключ соединен со схемой И цифрового фазоуказателя.