Частотно-фазовый детектор

(19 03 Р 13 юу1;1ВВЪ 4 ф ИЕ ИЗОБРЕТЕН О ДЕТ ЕЛЬ ВТОРСНОМ ЧАЮЩЕЕ ИЛИ, два диода 11 и 2 и интегрируюшее звено 13. Цель достигается введением в устроиство второго элемента 6 ИС. КЛЮЧАЮЩЕЕ ИЛИ и четырех резисторов 7, 8, 9, 1 О. Введение указанных элементов позволяет получить устройство, реа гирукнцее на фазовое рассогласование сигналов в случае равенства их частоты. В случае, если задержки импульсов по входу Р-триггера 3 относительно сигнала по входу Р-триггера 1 больше половины периода следования импульсов, на выходе элемента 5 и обладают высокие уровни сигнала, а на выходе элемента 6 - низкие ровни 3 ыл,1 Й ДЕТЕКТОР к радиотехнике овано в устр-вах частоты и фазы. шение точности. содержит четыре мент 5 ИСКЛЮрЕг ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ(57) Изобретение относитсяи автоматике и м. б. использавтоматической подстройкиЦель изобретении - повьЧастотно-фазовый детекторР-трипера 1, 2, 3 и 4, эле1406718 А 114067Изобретение относится к радиотехнике и автоматике и может быть использовано в устройствах автоматической подстройки частоты и фазы.Цель изобретения - повышение точности.На фиг. 1 приведена принципиальная электрическая схема частотно-фазового детектора; на фиг. 2 и 3 - эпюры напряжений.Частотно-фазовый детектор содержит четыре Р-триггера 1, 2, 3 и 4, первый и второй О элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6, четыре резистора 7, 8, 9 и 10, два диода 11 и 12 и интегрирующее вено 13.Частотно-фазовый детектор работает следующим образом.На С-входы Р-триггеров поступают импульсные последовательности двух сравниваемых частот, при этом периодически с разностной частотой возникают ситуации, когда между двумя фронтами импульсов одной частоты проходят два фронта другой частоты. Эпюры напряжений для случая, когда частота на входе О-триггера 1 выше другой на входе О-триггера 3, представлена на фиг. 2 а, б. Сигнал по входу Р-триггера 3 переключает его регулярно (фиг. 2 г), а сигнал по входу Р-триггера 1 - в момент попадания двух фронтов между двумя фронтами по другому входу и оставляет триггер 1 в предыдущем состоянии (фиг. 2 в). На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6 выделяются сигналы, приведенные на фиг. 2 е и д соответственно. При этом на О-триггере 2 возникает ситуация, когда фронту сигнала по С-входу соответствует низкий уровень сигнала по Р-входу, Р-триггер 2 устанавливается в состояние логического О, а следующим импульсом он возвращается в исходное состояние, и на инверсном выходе Р-триггера 2 формируются положительные импульсы (фиг. 2 ж), следую" щие с разностной частотой и длительностью, равной периоду входного сигнала, поступающего на О-триггер 1 на выходе Р-тригге О ра 4 импульсы в этом режиме отсутствуют (фиг. 2 и).Импульсы с инверсного выхода О-триггера 2 поступают через первый диод 11 и резистор 9 на вход интегрирующего звена 13, на выходе которого формируется поло жительный потенциал фиг. 2 к.В случае равенства частей (фиг. 3 а, б) частотно-фазовый детектор переходит в режим сравнения фазы (фиг. 3 в, г). На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 18и 6 формируются сигналы (фиг. 3 е, д), соотнош ние между высокими и низкими уровнями которых пропорционально фазовому рассогласованию между входными сигналами. В случае, если задержка импульсов по входу О-триггера 3 относительно сигнала по входу О-триггера 1 больше половины периода следования импульсов, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 преобладают высокие уровни сигнала, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 6 - низкие уровни. Эти сигналы через резисторы 7 и 8 поступают на входы интегратора, на выходе которого устанавливается положительный уровень (фиг. 3 к). В этом режиме 0-триггеры 2 и 4 находятся в нулевом состбянии (фиг. 3 ж, и).Формула изобретенияЧастотно-фазовый детектор, содержащий четыре Р-триггера, С.входы первого и второго Р-триггеров объединены, С-вхолы третьего и четвертого Р-триггеров объединены и являются входами частотно-фазового детектора, прямой выход третьего О.триггера соединен с Р-входом первого Р-триггера и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, инверсный выход первого Р-триггера соединен с О-входом третьего Р-триггера и вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соелинен с О-входом четвертого Р-триггера, два диода и интегрирующее звено, от,гичаюи(ийся тем, что, с целью повышения точности, в него введены второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и четыре резистора, причем прямые выходы первого и третьего Р-триггеров подключены к соответствующим входам второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с Р-входом второго Р-триггера, инверсный выход которого соединен с анодом первого диода, катод которого через первый резистор соединен с первым входом интегрирующего звена и одним выводом второго резистора, другой вывод которого соединен с Р-входом четвертого Р-триггера, инверсный выход которого соединен с анодом второго диода, катод которого соединен с одним выводом третьего резистора, другой вывод которого соединен с вторым вхо.лом интегрирующего звена, выход кото.рого является выходом частотно-фазового детектора, и четвертым резистором, другой вывод которого соединен с Р-входом второго О-триггера,Составитель А. КолосовРедактор Л. Повхан Техред И. Верес Корректор И. ЭрдейиЗаказ 3204/51 Тираж 928 Подп исноеВНИИПИ Государственного комитета СССР по делам изобретений и открытии13035, Москва, Ж - 35, Рагнская наб., д. 45Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4