Устройство для поверки цифроаналоговых преобразователей

(21) (22) (46) (71) 4052426/24-24 08,04,86 5.03,88. Бю 1 осковский эн 10 й инстиетиче ту ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ПОВЕРКИ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ(57) Изобретение относится к цифровойэлектроизмерительной технике и можетбыть использовано в измерительных информационных системах. Цель - повышение точности и быстродействия. Устройство содержит поверяемый цифроаналоговый преобразователь 1, аналоговое запоминающее устройство 2, аналоговый вычитающий блок 3, аналого-цифровой преобразователь 4, арифметический блок 5, выполненный на регистре6 и цифровом вычитающем блоке 7,блок 8 управления, выполненный натактовом генераторе 9, счетчике 10и дешифраторе 11. Повышение точности Еи быстродействия достигается за счет рвведения арифметического блока 5 иизменения связей аналогового запоминающего устройства 2. 2 э,п. ф-лы,1 ил,Пэобретение относится к цифровойэлектроизмерительной технике и можетбыть использовано в измерительных информационных системахЦель изобретения - повышение точ 5ности и быстродействия.На чертеже приведена функционаьная схема устройства для поверкицифроаналоговых преобразователей.Устройство для поверки цифроаналоговых преобразователей содержитповеряемый цифроаналоговый преобразователь 1 (ЦАП), аналоговое запоминающее устройство 2, аналоговый вычитаю щий блок 3, выполненный на регистре6 и цифровом вычитающем блоке 7,блок8 управления, выполненный на генераторе 9 тактовых импульсов, счетчике 10, деннироторе 11,20Устройство работает следующим образом,Входные шины поверяемого ЦАП 1подключаются к первым выходным шинамустройства, а вчход ЦАП 1 подключается к входной шине устройстваПустьтребуется определить дифференциальную нелинейность при смене кода Ина коп , = И, + 1,Вначале блок 8 подает на входы ЦАП 1 код Б который преобразуется в напряжениеПо команде блока 8 аналоговое запоминающее устройство 2 запоминает напряжение Б при этом на его выходе появляется напряжение Б ЩЦ, из-за1нсипеальцооти аналогового запоминающего устройства 2), По команде блока8 аналого-цифровой преобразователь 4преобразует выходное напряжение бло 1 эка 3, равное дП = Ц, - 11, в код Б,который записывается в регистр 6. КодИ несет в себе информацию о погрешностях, вносимых аналоговым запоминающим устройством 2, блоком 3 и аналого-цифровым преобразователеи 4Затемблок 8 подает на ЦАП 1 код И который преобразуется в напряжение Б.По команде блока 8 аналого-цифровойпреобразователь 4 преобразует выход-1ное напряжение блока 3, равное ВБ- Г в код 11, На выходе цифро вого вычитающего блока 7 образуетсякоц И = 1- Б, Код М свободен отсистематических аддитивных составляющих погрсшностей, вносимых блоками2-4 и песет в себе информацию о приращении напряжения на выходе ЦАП 1при измгн ниц кода на его входах(при И, = Х, + 1 код И пропорционален величине кванта ЦАП 1). Дифференциальная нелинейность определяется затем как разность измеренного значения кванта и номинальной величины кванта, Формула и э о б р е т е н и я1. Устройство для поверки цифроаналоговых преобразователей, содержащее блок управления, группа выходов которого является первой выходной шиной, первый выход подключен к управляющему входу аналогового запоминающего устройства, выход которого подключен к первому входу аналогового вычитающего блока, второй вход которого является входной шиной, выход - к информационному входу аналого-цифрового преобразователя, о т л и ч ю щ е е с я тем, что, с целью повышения точности и быстродействия, введен арифметический блок, информационный вход которого подключен к выходу аналого-цифрового преобразователя, выход является второй выходной шиной, управляющий вход подключен к второму выходу блока управления, третий выход которого подключен к управляющему входу аналого-циФрового преобразователя, при этом информационный вход аналогового запоминающего устройства объединен с вторым входом аналогового вычитающего блока.2, Устройство по п,1, о т л и ч аю щ е е с я тем, что арифметический блок выполнен на регистре и цифровом вычитающем блоке, первый вход которого объединен с информационным входом регистра и является информационным входом арифметического блока, управляющий вход регистра является управляющим входом арифметическогоф блока, выход подключен к второму входу цифрового вычитающего блока, выход которого является выходом арифметического блока.3, Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок управления выполнен на дешифраторе, счетчике и генераторе тактовых импульсов, выход которого подключен к тактовому входу счетчика, выходы старших разрядов которого являются группой выходов блока, выходы младших разрядов подключены к соответствующим входам дешифратора, первый вь,ход которого является первым выходом блока, второй выход является третьим выходом блока, третий выход является вторым выходомблока.