Частотно-фазовый детектор

СО)ОЭ СОВЕТСНИХСОЦИАЛ ИСТИЧЕСНИХРЕСПУБЛИН 19) (1) 3 Р 13/00 ПИСАНИЕ ИЗОБРЕТЕНИЯ Б 2" Т;:дА ТЕЛЬСТВУ СКОМУ С А и ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТ(56) Патент США Иф 4027262,кл, Н 03 К 5/20, 1979.Патент США У 3431509, кл, 331-25,1969.(57) Изобретение м.б. использовано визмерительной технике и связи. Цельизобретения - расширение частотногодиапазона. Детектор содержит КБ-триггеры (Т) 1, 2 и 5, четыре элементаИ-НЕ 3, 4, 10 и 11, элементы задержки 6 и 7, Р-триггеры 8 и 9. Соединение инверсных выходов 1 и 2 с соответствующими входами Т 5 ведет к тому, что при любых задержках в цепяхсрабатывание Т 1 и 5 или 2 и 5 происходит поочередно, что обеспечиваетотсутствие сбоев на ВЧ. Дополнительно эти связи устраняют короткие импульсы на одном иэ выходов Т 5 в зависимости от знака частотной расстройки в режиме частотного компаратора, что способствует расширениюдиапазона рабочих частот. 1 ил.,112988Изобретение относится к радиотехническим импульсным устройствам иможет быть использовано в измерительной технике и связи, в частности всистемах синхронизации, в Фазовыхизмерительных устройствах, в следящих приемниках с синхронным детектированием) там, где требуется широкая полоса захвата во всем диапазонечастот.1 ОЦель изобретения - расширение частотного диапазона.На чертеже представлена функциональная электрическая схема частотно-фазового детектора.Детектор содержит первый 1 и второй 2 КБ-триггеры, первый 3 и второй4 элементы И-НЕ, третий КБ-триггер 5,первый 6 и второй 1 элементы задержки, первый 8 и второй 9 В-триггеры,третий 10 и четвертый 11 элементы И-НЕ.Частотно-Фазовый детектор работает следующим образом,Соединение инверсных выходов первого 1 и второго 2 КЯ-триггеров с соответствующими входами третьего КБтриггера 5 ведет к тому, что при любых задержках в цепях срабатываниеКБ-триггеров 1 и 5 или 2 и 5 происходит поочередно, что обеспечивает отсутствие сбоев на высоких частотах,Дополнительно эти связи устраняют короткие импульсы на одном из выходовтретьего КБ-триггера 5 в зависимости 35от знака частотной расстройки в режиме частотного компаратора, что способствует расширению диапазона рабочих частот. Первый 8 и второй 9 Втриггеры с каждым тактовым импульсом, ф 0специально задержанным соответственно первым 6 и вторым 7 элементами за"держки на время, большее деятельнос"ти этих тактовых импульсов, в режимечастотного компаратора переписываютинформацию о состоянии третьего КБ.триггера 5 для коммутации третьего 10и четвертого 11 элементов И-НЕ в низкий или высокий логические уровни взависимости от знака частотной расстройки.В режиме, когда входные сигналыимеют одинаковую частоту следования,с третьего КБ-триггера 5 в первый 8и второй 9 В-триггеры переписываетсяразрешающий потенциал, который открывает третий 10 и четвертый 11 элементы И-НЕ, и импульсы, длительностькоторых пропорциональна разности входных сигналов, от инверсного выходатретьего КБ-триггера 5 поступают через третин 10 и четвертый 11 элементы на выход частотно-Фазового детектора. Этн узлы и связи устраняют полностью короткие импульсы на выходе врежиме частотного компаратора. Формула изобретения Частотно-Фазовый детектор, содержащий первый КБ-триггер, прямой выход ко торо го чере з первый элемент И-НЕ соединен с его К-входом, второй КБ- триггер, прямой выход которого через второй элемент И-НЕ соединен с его К-входом, третий КБ-триггер, подключенный прямым и инверсным выходами к вторым входам второго и первого элементов И-НЕ соответственно,причем Б-входы первого и второго КБ-. триггеров являются входами частотно- Фазового детектора, о т л и ч а ющ и й с я тем, что, с целью расширения частотного диапазона, в него введены первый и второй элементы задержки, первый и второй В-триггеры и третий и четвертый элементы И-НЕ,причем инверсные выходы первого и второго КБ-триггеров подключены соответственно к Б и К-входам третьего КБ- триггера, выходы первого и второго элементов И-НЕ подключены соответственно через первый и второй элементы задержки к С-входам первого и второго В-триггеров, прямой выход третьего КБ-триггера подключен к В-входу второго В-триггера, а инверсный выход подключен к В-входу первого В- триггера и к первому входу третьего элемента И-НЕ, выход первого В-триггера подключен к первому входу четвертого элемента И-НЕ, выход второго В-триггера подключен к второму входу третьего элемента И-НЕ, выход которого подключен к второму входу четвертого элемента И-НЕ.