Устройство для выбора канала

Номер патента: 326578

Опубликовано: 01.01.1972

Авторы: Лапин, Майдан, Чев

МПК: G06F 15/167

Метки: канал, памяти, селекторный

...27, данные выбираются из памяти 2 принимаются на регистр 25 и посылаются в память 3 по содержимому второго регистра адреса данных через устройство 28.Получив из устройства 4 сигнал учета требования,канал модифицирует содержимое регистров 27 и Збпричем содержимое регистра счета данных уменьшается на единицу. Нуль регистра счета данных определяет окончание передачи данных.Передача данных из памяти 3 в память 2 происходит аналогично описанному выше режиму передачи данных из памяти 2 в память 3.При передаче данных из памяти 3 в память 2 в форсированном режиме канал через триггер 44 возбуждает шину 45 предварительной выборки, с помощью которой устройство 4 предоставляет каналу циклы памяти вне очереди, обеспечивая тем самымнепрерывность...

Номер патента: 1451609

Опубликовано: 15.01.1989

Авторы: Глушко, Грызин, Кошелев, Машков, Петровская

МПК: G01R 19/04

Метки: канала, максимальным, сигнала, уровнем

...работу распределителяимпульсов 12,Тактовые импульсы генератора 8 через логические элементы ИЛИ 7 и 4поступают соответственно на входраспределителя импульсов 1 или через логические элементы ИЛИ 7 и 6на вход распределителя импульсов 12,Распределитель импульсов 11 управляет ключами 1-11-4, а распределитель импульсов 12 управляет ключами 2-1 2-п.Входное напряжение первого каналапоследовательно сравнивается с напряжениями во втором, третьем и т,д. каналах до тех пор, пока напряжение вкаком-то из этих каналов не превыситнапряжения в первом канале, В этомслучае на выходе блока сравнения 3появляется сигнал логической "1" илилогического "О". Этот сигнал (логической "1") запрещает прохождениетактовых импульсов на распределитель11 и...

Номер патента: 670905

Опубликовано: 30.06.1979

Авторы: Грачева, Кипаренко, Сложеникин

МПК: G01R 25/00

Метки: выбора, квадранта, сигнала, фазирования

...1 и 2, одновременно формируется узкий сгробирующий импульс Остр,м по переднему фронту У,ппоступающий на первые входы элементов совпадения 7, 8, 9, 10. Для устранения ложного срабатывания блоков фазового компарирования 19, 20 и устройства выработки сигнала окончания подстройки фазы 21 по заднему фронту сиг1 О 15 20 нала Устроб проходит через схему запрета срабатывания по заднему фронту б. По сигналу разрешение напряжение с выходов усилителей-формирователей 32 и 33 через блоки совпадения 1 и 2 и блоки запрета 3 и 4 поступает на вторые,и третьи входы элементов совпадения 7 - 10, а также на входы блока распределения сигналов 16. При совпадении сигналов на первых, вторых и третьих входах одного из элементов совпадения 7, 8, 9 или 10...

Номер патента: 1748083

Опубликовано: 15.07.1992

Автор: Литвин

МПК: G01R 23/16

Метки: воспроизведения, выделения, нестационарной, сигнала, составляющих, стационарной

...соединенные первыми входами с блоком 8 оперативной памяти, включенные последовательно счетчик 22 импульсов и третий блок 23 записи, включенные последовательно дополнительный блок 24 усреднения сигнала воспроизведения и пятый блок 25 сравнения, дополнительный блок 26 задержки, первый, второй, третий и четвертый дополнительные вычитающие блоки 27 - 30, первый и второй делители 31 и 32 напряжения и формирователь 33 опорных отсчетов, Первый дополнительный вычитающий блок 27 соединен первым выходом с входом дополнительного блока 24усреднения сигнала воспроизведения и подсоединен вторым выходом к первому входу пятого блока 25 сравнения, Первый выход пятого блока 25 сравнения соединен с первым входом сумматора 19, подсоединенного вторым входом...

Номер патента: 983713

Опубликовано: 23.12.1982

Авторы: Благодарный, Плахтеев, Тимонькин, Ткаченко, Харченко

МПК: G06F 15/00

Метки: микропрограммный, перестраиваемый, процессор

...В остальное время нагрузка резкоуменьшается и процессор. может работать с минимальной производительностью). В связи с этим, каждый иэ каналов процессора рассчитан на работу со словами полной длины (например, 32-битными), считываемыми из блока основной памяти. Обработка слов полной длины обеспечивает требуемую производительность при максимальной нагрузке, которая обычно сохраняет небольшой отрезок времени, имеющий незначительную относительную величину, (в системах коммутации максимальная нагрузка сохраняется обычно втечение 1-2 ч эа сутки). Следовательно, большую часть времени, когда процессор может работать с меньшей производительностью (например, засчет обработки полуслов длиной 16 бит)вычислительные мощности процессора...