Детектор сигналов двукратной относительной фазовой телеграфии

(51)4 Н 04 т. 27/2 ТЕЛ У ВТОРСК м 3 первого ф 3 о фф ко ретьего и пятого пер входы четвертого ожител шестог опорныееремноителей по ателя выхретьего,т о интеграто твующими си ткоммутатючены к с м в м ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ПИСАНИЕ ИЗОБ(56) Авторское свидетельство СССР Р 459839, кл. Н 03 0 3/24, 1972.Петрович Н,Т, Передача дискретной информации в каналах с фазовой манипуляцией. М.: Советское радио, 1965, с. 114-117.(54)(57) ДЕТЕКТОР СИГНАЛОВ ДВУКРАТНОЙ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ ТЕЛЕГРАФИИ, содержащий опорный гетеродин, выход которого соединен с опорным входом первого перемножителя и с входом фазовращателя, выход которого соединен с опорным входом второго перемножителя, сигнальный вход которого подключен к сигнальному входу первого перемножителя, выход . которого соединен с информационным входом первого интегратора, управляющий вход которого соединен с первым выходом блока синхронизации и . управления и .с управляющим входом второго интегратора, информационный вход которого соединен с выходом второго перемножителя, решающий блок, управляющий вход которого со. единен с вторым выходом блока синхронизации и управления, о т л ич а ю щ и й с я тем, что, с целью повышения помехоустойчивости, введены третий, четвертый, пятый и шестой НИЯ /, ";:;,. перемножители, третий, четвертый,пятый и шестой интеграторы, первыйи второй коммутаторы, управляющиевходы которых подключены соответственно к третьему и четвертому выходам блока синхронизации и управления, пятый выход которого подключенк управляющим входам третьего и четвертого интеграторов, информацион- .ные входы которых соединены с выходами соответственно третьего и четвертого перемножителей, сигнальные входы которых подключены к первомувыходупервого коммутатора, сигнальный вход которого соединен с входоблока синхронизации и управления,шестой выход которого подключен куправляющим входам пятого и шестогоинтеграторов, информационные входыкоторых соединены с выходами соответственно пятого и шестого перемножителей, сигнальные входы которыхподключены к второму выходу первогокоммутатора, третий выход которого соединен с сигнальным входо перемножителя, опорный вход соединен с опорными входами лючены к выходу фазовпервого, второго,твертого, пятого и ше ров соединены с соатвнальными входами второ"а, выходы которого подтветствующим сигнальшающего блокаИИИПИ Заказ 6440/60 Тираж 658 Подпислиал ППП "Патент", г.Ужгород, ул.Проектная, 4 Изобретение относится к электросвязи и может быть использовано в системах проводной связи. Целью изобретения является повышение помехоустойчивости.Иа чертеже изображена структурная электрическая схема предлагаемого детектора,Детектор сигналов двукратной относительной фаэовой телеграфии содержит первый 1, второй 2, третий 3,четвертый 4, пятый 5 и шестой 6 перемножители, первый коммутатор 7,.опорный гетеродин 8, фазовращатель 9, первый 10, второй 11, третий 12, четвертый 13, пятый 14 ишестой 15 интеграторы, второй коммутатор 16, решающий блок 17, блок 18синхронизации и управления.Детектор работает следующим образом.Сигнал с входа детектора поступает на перемножители 1 - 6 через первый коммутатор 7, обеспечивающийподключение (х - 1)-й посылки сигналак перемножителям 1 и 2, -й посылкик перемножителям 3 и 4 (1 + 1)-й но -сылки к неремножнтелям 5 н 6. Наопорные входы перемножителей .1, 3и 5 опорное напряжение поступает непосредственно с выхода опорного гетеродина 8, а на опорные входы перемножителей 2, 4 и 6 - через фазовращатель (на 90) 9. Далее сигналыпоступают на интеграторы 10 - 15,осуществляющие интегрирование постулающих с выходов перемнокителей 85641 г1 - 6 напряжений, В конце интервалов интегрирования на выходе интеграторов 10 - 15 устанавливаются напряжения, которые пропорциональны5 косинусам и синусам аз соответствующих посылок принимаемого сигналаХ= а сов Ч.; У; = а з 1 п ч.тХ = а соз 1 .; = а з 1 п.а соз Ч;,У 1,= а з 1 п К 1,1 Огде В. У ,- фазовые углы со1 ффответственно(1+1)-й посылок;а - постоянный коэффициент,Эти напряжения поступают на второй коммутатор 16, обеспечивающийна интервале каждой посылки подклю 20 чение к решающему блоку 17 напряжений, пропорциональных косинусам исинусам фаз двух соседних посылокХ,; У., и Х 1, У, Х У. и Хфу;,25 Решающий блок 17 определяет переданные информационные посылки согласно алгоритмусоз (Ч - ч; ) = Х; Х; + У У;з 1 п (Ч 9 ) Х Х У У 1соя (Ч - У;) = Х;+ Х - У;,У,.ь (", - ,) =Блок 18 синхронизации и управления определяет границы посылок сигнала и вырабатывает все управляющиеимпульсы, необходимые для работыпервого коммутатора 7, интеграторов10 - 15, второго коммутатора 16 ирешающего блока 17.