Устройство для приема многопозиционныхсложных сигналов

Союз Советских Соцналкстнчеснкх Реслублин(23) ПриоритетОпубликовано 0708,81, Бюллетень М 29Дата опубликования описания 09.0881 Н 04 Ь 27/28 Государственный комнтет СССР по дедам нзобретеннй н открытнй(54) УСТРОЙСТВО ДЛЯ ПРИЕМА МНОГОПОЗИЦИОННЫХ СЛОЖНЫХСИГНАЛОВ Изобретение относится к электро"связи и может быть использовано всистемах передачи дискретных данныхпри приеме многопозиционных сложныхсигналов, образуемых постоянным числом элементов, выбранных из биортогонального ансамбля.Известно устройство для приемамногопозиционных сложных сигналов,содержащее последовательно соединенные генератор тактовых импульсов исчетчик, выходы которого подключеныко входам коммутатора, выходы которого подключены к первым входам элементов равнозначности, вторые входы 1и выходы которых соединены соответственно с выходами регистра сдвига ивходами сумматора, а также блок памяти и пороговый блок, выход которогоподключен к первому входу регистра 2 Осдвига 11),Однако помехоустойчивость такогоустройства невысока,Цель изобретения - повьааение помехоустойчивости устройства 25Цель достигается тем, что в устройство для приема многопозиционныхсложных сигналов, содержащее последовательно соединенные генератор тактовых импульсов к счетчик, выходы я которого подключены ко входам коммутатора, выходы которого подключены к первым входам элементов равнозначности, вторые входы которых и выходы соединены соответственно с вы одами регистра сдвига и входами сумматора, а также блок памяти и пороговый блок, выход которого подключен к первому .входу регистра сдвига, введены два инвертора, буферный регистр, делитель, регистр информации и компаратор, входы которого соединены с входами и выходами блока памяти и выходами первого инвертора, к информационным входам которого подключены выходы сумматора, соответствующий выход которого соединен с управляющими входами инверторов и буферного регистра, выходы которого подключены ко входам регистра информации, соответствующие входы которого соединены с дополнительным входом блока памяти, вторым выходом генератора тактовых импульсов и выходом делителя, вход которого соединен с соответствующим выходом счетчика, входом порогового блока и вторьы входом регистра сдвига; при этом выходы счетчика подключены к информациснныч входам второго инвертора, выходы которого соединены совходами буферного регистра, управляющий вход которого соединен с выходом компаратора и управляющим входом блока памяти.На чертеже приведена структурная электрическая схема описываемого уст,ройства,5Данное устройство для приема йногопозиционных сложных сигналов содержит пороговый блок 1, регистр 2 сдвига, элементы 3 равнозначности, коммутатор 4, сумматор 5, инвертор 6,блок 7 памяти, компаратор 8, буферныйрегистр 9, инвертор 10, счетчик 11,генератор 12 тактовых импульсов, делитель 13 и регистр 14 информации,Устройство работает следующим образом,Входной сигнал, несущий информацию, представляет собой многопозиционный биортогональный код длиной Н,который строят так, чтобы свести к 20минимуму ошибки н информационной последовательности, Например, для передачи информации пачками по пять информационных символов требуется 2: 2 щ ==32 сигнала, из которых 16 прямых и 2516 противоположных. При этом, есликодовые комбинации 00000, 01110, 00111передаются сигналами Я Я, Я токомбинации, им противоположные 11111,10001, 11000 в сигналами Я, Я Я 9Принимаемый сигнал поступает навход порогового блока 1, где преобра"зуется в импульсную последовательность,которая записывается регистром 2 сдвига тактовыми импульсамиф счетчика 11.С первого выхода регистра 2 сдвигасигнал поступает на вход первого элемента 3. равнозначности, на второйвход которого поступает сигнал с первого выхода коммутатора 4. Коммутатор4 за период следования информационных 40посылок биортогонального кода подаетщ опорных кодов, С выхода первогоэлемента 3 разнозначности сигнал(единица при совпадении сигналовна первых выходах регистра и коммутатора и нуль-при несовпадении)поступает на первый вход сумматора5,Сумматор преобразует число совпадений между принятыми и опорными сиг- щналами в параллельной двоичной кодПри этом 1 на выходе старшегоразряда сумматора 5 говорит о приемепрямого кода, а 01 - о приеме обратного. Для выбора максимальногосигнала из ансамблк биортогональныхкодов выходы младших разрядов двоичного кода числа совпадений суммато"ра подключены к входам инвертора б,в котором в случае приема обратногокода по сигналу ф 0 с выхода стар" 0щего разряда сумматора 5, подключенного к управлявшему входу иннертора6 двоичный код числа совпадений инвеотирчется,.Например, комбинация11110,говорит о том, что принят прят ф 5 мой код с одной ошибкой, а комбинация 00001 - о том, что принят обратный код с одной ошибкойНа ныходе иннертора 6 отклик на первый и второй сигналы будет один - 1110, С выхода инвертора б двоичный код поступает на параллельные входы блока 7 памяти и комнаратора 8, В начале цикла обработки ячейки блока 7 памяти находятся н нулевом состоянии, запись информации в него происходит по сигналу с выхода компаратора 8, который появляется только в случае, если поступивший код больше хранящегося в блоке 7,Этот ке сигнал с выхода компаратора 8 подается на вход разрешения записи буферного регистра 9 для записи информационного кода. Счетчиком 11 формируются разряды информационного кода, которые являются также управляющими сигналами коммутатора 4. В случае приема прямого сигнала соответствующий ему код информационныхимпульсов проходит иннертор 10 без изменений и записывается в буФерный регистр 9 по сигналу с выхода компаратора 8, В последний разряд буферного регистра записывается единица с выхода старшего разряда сумматора 5, При приеме обратного кода комбинация информационного кода с выхода счетчика 11 инвертируется инвертором 10 по сигналу старшего разряда сумматора, а н последний разряд буферного регистра 9 записывается 0 с выхода старшего разряда сумматора. После окончания И тактов в буферном регистре 9 будет записан код посылки информационных импульсов, соответствующий максимуму взаимной корреляционной функции принятого сигнала и одного из щ опорных кодов. Эта комбинация считывается в регистр 14 информации сигналом, поступающим с делителя 13, который также устанавливает в нулевое состояние блок 7 памяти, В течение следующего цикла работы устройства, который длится Ы периодов тактовой частоты регистра 2 сдвига, информация с выхода регистра 14 информации поступает к потребителю.Использование описанного устройства для приема многопозиционных сигналов познолит повысить помехоустойчивость приема передаваемой инФормации в каналах с малым отношением сигнал-шум или унеличить скорость передачи инФормации без расширения полосы пропускания при достаточной мощности.радиолинии, Это устройство сравнительно просто реализуется с помощью цифровых интегральных схем и не требует создания сложных устройств цикловой синхронизации,853819 ИИПИ Заказ 5698/34 Тираж 6 одписное П "Патентф, г, Ужгород, ул. Проектная, 4 Филиал Формула изобретенияУстройство для приема многопозиционных сложных сигналоз, содержащее последовательно соединенные генератор тактовых импульсов и счетчик, выходы которого подключены ко входам 5 коммутатора, выходы которого подключены к первым входам элементов равнозначности, вторые входы и выходы которых соединены соответственно с выходами регистра сдвига и входами сумматора, а также блок памяти и пороговый блок, выход которого подключен к г.ервому входу регистра сдвига, о т л и ч а ю щ е е с я тем, что, а целью повышения помехоустойчивости, введены два инвертора, буферный регистр, делитель, регистр информации и компаратор, входы которсго соединены с входами .и выходами блока памяти и выходами первого инвертора, к информационным входам котороРЬ под ключены выходы сумматора, .соответству ющий выхол которого соединен с управ.ляющими входами инверторов и буферного регистра, выходы которого подключены ко входам регистра информации,соответствующие входы которого соединены с дополнительным входом блокапамяти, вторым выходом генераторатактовых импульсов и выходом делителя, вход которого соединен с соответствующим выходом счетчика, входомпорогового блока и вторым входом регистра сдвига, при этом выходы счетчика подключены к информационным входам второго инвертора, выходы которого соединены со входами буферногорегистра, управляющий вход которогосоединен с выходом компаратора и управляющим входом блока памяти.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 528684, кл. Н 03 Н 7/28, 1978 (прототип),