Устройство коммутации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЯО 1177926 А(51)4 Н 04 1 3/00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) УСТРОЙСТВО КОММУТАЦИИ, содержащее распределитель, выходы которого подключены к входам блока памяти и к управляющим входам первых ключей, входы которых являются входами устройства,8 а(56) Авторское свидетельство СССР543171, кл. Н 04 1 3/00, 1976.Авторское свидетельство СССР563732, кл. Н 04 Л 3/00, 1977. а выходы первых ключей объединены и подключены к входу общего ключа, выход которого соединен с информационными входами вторых ключей, выходы которых являются выходами устройства, отличающееся тем,что, с целью сохранения времени коммутации, в него введены дешифратор и задающий генератор, вход которого является входом запуска устройства и соединен с первымвходом распределителя, второй вход которого подключен к выходу задающего генератора и к управляющему входу общего ключа, а выходы блока памяти соединены с входами дешифратора, выходы которого подключены к управляющим входам вторыхключей.1177926 Составитель В. Паннцкнй Редактор Аг. Шандор Техред И, Верее Корректор В. Бутяга Заказ 5563/54 Тираж 659 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и от крытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Филиал ППП Патент, г. Ужгород, ул. Проектная, 4Изобретение относится к технике электросвязи и может использоваться в электронных автоматизированных телефонных станциях и системах цифровой коммутации.Цель изобретения - уменьшение време 5ни коммутации.На чертеже приведена структурная схема устройства коммутации.Устройство содержит распределитель 1,блок 2 памяти, первые ключи 3, общий ключ4, вторые ключи 5, задающий генератор 6, 10дешифратор 7, входы 8 устройства, выходы 9 устройства, вход 10 запуска устройства,Устройство коммутации работает следующим образом.Коммутация входов 8 и выходов 9 устройства осуществляется в соответствии сзадаваемой программой. При поступленииединичного сигнала на вход 10 запуска онзаписывается в распределитель 1 и запускает задающий генератор 6, тактовые импульсы с выхода которого поступают на второй вход распределителя 1 и на управляющий вход общего ключа 4.С приходом первого тактового импульсаединичный сигнал появляется на первомвыходе распределителя, в результате чегооткрывается соответствующий первый ключ 3. Выходные сигналы распределителя 1 адресуют соответствующую ячейку блока 2 памяти, на выходе которого появляются записанные в нем адрес исходящей линии в виде параллельной п-разрядной комбинации, соответствующей номеру и исходящей линии, которая должна быть скоммутирована с выбранной первой входящей линией.Полученная на выходах блока 2 памяти п-разрядная комбинация считывается дешифратором 7, потенциалом с соответствую 1 цего выхода которого открывается соответствующий второй ключ 5 н.Таким образом, через открытые первый ключ 3, общий ключ 4 и второй ключ 5 образуется соединительный путь между входом 8 и выходом 9 устройства, соответствующий программе, записанной в блоке 2 памяти.С приходом второго тактового импульса на второй вход распределителя 1 в нем происходит сдвиг единичного сигнала на второй выход, в результате чего адресуется вто рая ячейка блока 2 памяти, выходной сигнал которого через дешифратор 7 выбирает соответствующий второй ключ 5 и выход 9 устройства, Дальнейшая работа устройства осуществляется аналогично.
СмотретьЗаявка
3710696, 11.03.1984
ВОЙСКОВАЯ ЧАСТЬ 60130
КОЛОМИЕЦ ЮРИЙ БОРИСОВИЧ, ЛУЖНОВ ВАДИМ НИКОЛАЕВИЧ, БУЧИН ВАЛЕНТИН НИКОЛАЕВИЧ, ПЕСТРИКОВ ВЯЧЕСЛАВ МИХАЙЛОВИЧ
МПК / Метки
МПК: H04J 3/00
Метки: коммутации
Опубликовано: 07.09.1985
Код ссылки
<a href="https://patents.su/2-1177926-ustrojjstvo-kommutacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство коммутации</a>
Устройство для временной коммутации каналов
Номер патента: 1238252
Опубликовано: 15.06.1986
Авторы: Витиска, Гончаренко
МПК: H04J 3/00
Метки: временной, каналов, коммутации
...8, подсоединенного к ключам второго блока 13 переключения,находится в нулевом состоянии, то гданный момент. времени не будет принимать участие в коммутации. В тоже время сигнал с инверсного выхода первого триггера приемного регистра 18 откроет соответствующий О ключ второго блока 13 переключенияпри наличии единичной информации навыходе второго разряда приемногорегистра 8, поступит на соответствующий вход шифратора 11, ключ первого блока 12 переключения, на входблока 14 дополнительных ключей ичерез п-входовой элемент ИЛИ 17 напятый вход блока управления 2. Шифратор 1 по приходу на его входы ин формации выбирает из блока памяти 9информацию согласно программе коммутации. Через регистр 8 команд в. виде команды коммутации на дешифратор...
Устройство для адресного управления коммутацией сообщений
Номер патента: 963044
Опубликовано: 30.09.1982
Автор: Финаев
МПК: G08C 15/06
Метки: адресного, коммутацией, сообщений
...номеру вторым выходом блока 5 управление и каналам 9-9 и 1 передачи сообщений (1=1,в, где в - общее число выходов узла 15, блока 5 и каналов 9.), то каждая логическая Функция У представляет собой дизъюнктивно нормальную форму допустижх адресов Х и задается проэктировциками сети связи. Таким образом, при поступлении адреса Х наТехнико-экономическое преимущество предлагаемого устройства состоит в том, что в нем решены следующие важные технические задачи, исключающие потери сообщений: осуществлен. контроль заполнения элементов памяти 1 реализована обратная связь с источни-, ками сообщений, причем, если заняты все элементы памяти, связанные с допустимыми каналами передач, то осуществляется выдача сигнала источнику о невозможности передачи...
Запоминающее устройство с блокировкой неисправных ячеек памяти
Номер патента: 587509
Опубликовано: 05.01.1978
Автор: Лаут
МПК: G11C 29/00
Метки: блокировкой, запоминающее, неисправных, памяти, ячеек
...код неизменным в течениедлительного времени.Устройство работает следующим образом. ОЕсли на регистре 15 набран ноль,то при обращении по адресу ос преобразователь 12 не изменит код адресаи дешифратор 9 выберет ячейку памятис номером д; . Пусть на других регист- (8рах 16, 17 набраны коды 82 для второго регистра, Зб - для третьего ит.д 8, - для последнего (где Ечисло разрядов запоминающего устройства). Тогда при обращении по адресу ос к дешифраторам поступят кодыФ - для первого дешифраторам+йз для второго деяифраторао+3.- для третьего дешифраторав 6 4- для В-го дешифратора 25(М - число ячеек памяти в одном накопителе), Анализируя известные из.тестовой проверки устройства адресадефектных ячеек памяти каждого накопителя, можно подобрать...
Устройство для автоматической коммутации и сопряжения источников и приемников буквенно-цифровой информации с аппаратурой передачи данных
Номер патента: 1239876
Опубликовано: 23.06.1986
МПК: H04L 5/16
Метки: автоматической, аппаратурой, буквенно-цифровой, данных, информации, источников, коммутации, передачи, приемников, сопряжения
...адресов и блока 3 анализа адресов поступают в блок 8 сравнения, вырабатывающий сигналы ошибки при несовпадении управляющих сигналов в передающей и приемной частях устройства. Сигналы ошибки вьдаются в блок 9 сигнализации, который обеспечивает сигнализацию неисправности того или иного тракта передачи приема.При поступлении на вход блока 10 . запуска сигнал "Стоп", который проходит через открытый элемент И 28 и запускает триггер 30, через открытыи элемент И 32 с (и+2) выхода распределителя 18 импульсов проходит импульс, который запускает формирователь 34 и сбрасывает триггер 30. Импульс длительностью= Й 1/2 своим передним фронтом устанавливает триггер 35 в исходное состояние, проходит через элемент ИЛИ 38 и закрывает элемент И 19 и...
Устройство для контроля магнитных интегральных схем памяти
Номер патента: 1339654
Опубликовано: 23.09.1987
Автор: Карпенко
МПК: G11C 11/14
Метки: интегральных, магнитных, памяти, схем
...входом элемента 18 задержки, выхоц которого соединен спервым входом элемента И 25 и с входом элемента 19 задержки, выход которого соединен с первым входом элемента И 24, К-входом триггера 27 ис входом элемента 20 задержки, выходкоторого соединен с первым входомэлемента И 31 И-НЕ 26 и с входом элемента 21 задержки, выход которого соединен со счетным входом счетчика 29.Выход элемента И 24 является первымвыходом 11 блока 2 управления, выход элемента ИЛИ-НЕ 26 является четвертым выходом 14 блока 2 управлениявыход триггера 27 является третьимвыходом 13 блока 2 управления,Блок 3 оперативной памяти предназначен для хранения текущих значений числа сбоев, выданных накопительными регистрами проверяемой магнитной интегральной микросхемы, Каждо -му...
Предыдущий патент: Модулятор стереофонического сигнала
Следующий патент: Устройство для исправления ошибок в системе передачи дискретной информации
Случайный патент: Устройство для передачи возвратнопоступательных перемещений