Усилитель считывания

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК б 11 С 7/00 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (5) УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содерЖащий первый и второй активные транзисторы первого типа проводимости, затвор каждого из которых соединен со стоком другого активного транзистора, а истоки - с общей шиной, первый и второй ЯО 1084888 А нагрузочные транзисторы второго типа проводимости, стоки которых соединены со стоками соответствующих активных транзисторов, а затворы - соответственно с первой и второй разрядными шинами, стробирующий транзистор второго типа проводимости, сток которого соединен с истоками нагрузочных транзисторов, исток - с шиной питания, а затвор - с тактовой шиной, отличающийся тем, что, с целью повышения его чувствительности, в него введены два установочных транзистора первого типа проводимости, затворы которых подключены к тактовой шине, истоки - к общей шине, стоки - к затворам соответствующих активных транзисторов, а основания активных транзисторов подключены к соответствующим разрядным шинам.Изобретение относится к вычислительнойтехнике и может быть использовано дляусиления сигналов считываемой информации в запоминаюших устройствах,Известен усилитель считывания, содержащий триггер, в котором затворы нагрузочных транзисторов соединены с разрядными шинами, а также стробирующий транзистор, подключенный между триггером иобщей шиной 1.Известен также усилитель считывания,содержащий триггер, в котором затворынагрузочных транзисторов соединены с разрядными шинами, а также стробирующийтранзистор, три установочных транзистора для выравнивания напряжений в узлахтриггера, причем стробирующий транзисторсоединен между шиной и триггером, первыйустановочный транзистор соединен междуузлами триггера, второй и третий установочные транзисторы соединены между шинойпитания и узлами триггера 2.Наиболее близким по технической сущности к изобретению является усилительсчитывания на дополняющих МДП-транзисторах, содержащий первый и второй активные транзисторы первого типа проводимости, соединенные по схеме с перекрестной связью, первый н второй нагрузочныетранзисторы второго типа проводимости,стробирующий транзистор второго типа проводимости, тактовую шину, первую и вторуюразрядные шины, общую шину и шину питания, причем стоки первого и второго активных транзисторов соединены соответственносо стоками первого и второго нагрузочныхтранзисторов, истоки которых соединены состоком стробирующего транзистора, а затворы - соответственно с первой и второйразрядными шинами, затвор стробирующего транзистора соединен с тактовой шиной 3 .Недостатком известных усилителей считывания является низкая чувствительность,обусловленная тем, что сигнал считываниявоздействует только на затворы нагрузочных транзисторов,Цель изобретения - повышение чувстви.тельности усилителя считывания.Поставленная цель достигается тем, чтов усилитель считывания, содержащий первый и второй активные транзисторы первого типа проводимости, затвор каждого изкоторых соединен со стоком другого активного транзистора, а истоки - с общей шиной, первый и второй нагрузочные транзисторы второго типа проводимости, стоки которых соединены со стоками соответствующих активных транзисторов, а затворы -соответственно с первой и второй разрядными шинами, стробирующий транзисторвторого типа проводимости, сток которогосоединен с истоками нагрузочных транзисторов, исток - с шиной питания, а затвор -5 1 О 5 20 25 36 35 45 50 с тактовой шиной, введены два установочных транзистора первого типа проводимос ти, затворы которых подключены к тактовой шине, истоки - к общей шине, стоки - к затворам соответствующих активных транзисторов, а основания активных транзисторов подключены к соответствующим разряд. ным шинам.На чертеже показана принципиальная схема усилителя считывания.Усилитель содержит первый 1 и второй 2 активные транзисторы первого типа проводимости, первый 3 и второй 4 нагрузочные транзисторы второго типа проводимости, стробирующий транзистор 5 второго типа проводимости, тактовую шину 6, первую 7 и вторую 8 разрядные шины, общую шину 9, шину 10 питания, первый 1 и второй 12 установочные транзисторы первого типа проводимости, первый 13 и второй 14 выходы.Устройство работает следующим образом.В статическом режиме на шину 6 подан сигнал логической единицы. При этом транзисторы 11 и 12 открыты, а транзисторы 1, 2 и 5 закрыты. На шинах 7 и 8 поддерживаются потенциалы, соответствующие уровню логического нуля. В результате потенциалы выходов 13 и 14 оказываются равными логическому нулю.В режиме считывания на шиныи 8 подается сигнал считывания, равный раз. ности потенциалов этих шин. Предположим для определенности. что потенциал шины 8 остается равным логическому нулю, а потенциал шины 7 начинает повышаться от уровня логического нуля. В этом случае сигнал считывания равен потенциалу шины 7. Сигнал считывания одновременно воздействует на затвор транзистора 3 и основания транзистора 1. Повышение потенциала транзистора 1 приводит к уменьшению порогового напряжения этого транзистора. В результате сигнал считывания создает разбаланс плеч усилителя считывания. Когда сигнал считывания станет достаточным, чтобы скомпенсировать разбаланс плеч усилителя, обусловленный разбросом параметров транзисторов, подается сигнал логического нуля на шину 6. При этом транзисторы 11 и 12 закрываются, а транзистор 5 открывается. В усилителе развивается регенеративный процесс, в результате которого на выходе 13 устанавливается потенциал, близкий к уровню логического нуля, а на выходе 14 - потенциал, близкий к уровню логической единицы. Таким образом, управление пороговым напряжением активных транзисторов по. вышает чувствительность усилителя к считываемому сигналу в ,9 - 2,3 раза.