Устройство для обнаружения и исправления ошибок

Изобретение относится к электросвязи и может использоваться в сис темах передачи данных с информационной обратной связью.Цель изобретения - повышение помехоустойчивости устройства.На фиг. представлена функцио". нальная схема устройства для обнаружения и исправления ошибок; . на 10 фиг. 2 - временные диаграммы, поясняющие его работу.Устройство для обнаружения и исправления ошибок содержит первый блок 1 элементов НЕ, первый 2, третий 3 15 и второй 4 блоки элементов задержкиЭ второй блок 5 элементов И, первый ,блок 6 элементов ИЛИ, переключатель 7, узел 8 обнаружения ошибок выпол-Э ;ненный на втором блоке 9 элементов 20 НЕ, первом блоке 1 О элементов И и элементе, ИЛИ 11, второй блок 12 элементов ИЛИ, четвертый блок 13 элементов задержки и третий блок 14 эле,ментов И, 25 Устройство работает следующим образом.В первой половине каждого цикла передачи на первый вход устройства 30 поступает байт информации, представляющий ходовую комбинацию, состоящую ;например, из восьми битов (фиг.2 а), Эта информация проходит через перекл чатель 7 и посту ает на вход пря 1 мого канала связи. Одновременно пе,реданная информация запоминается в блоках 2 к 4 задержки. Через определенное время, равное задержке распространения сигнала в прямом и об ратном каналах связи, эта информаций поступает на второй вход устройства. Однако ва время передачи информации отдельные биты кодовой комбинации могут исказиться в прямом и (или) 5 обратном каналах связи, Например, в принятой информации исказились первый и шестой биты (Фиг.2 б). Устройство с помощью блоков 1-6, 12-14 корректирует принятую информацию (Фиг.2 б-ж), формируя на выходе блока 14 исправленную кодовую комбинацию (Фиг,2 з). Одновременно узел 8 обнаруживает ошибку и на выходе элемента ИЛИ 11 Формируется нУлевой сигнал, устанавливающий переключатель 7 в положение, при котором во второй по ловине цикла осуществляется передача исправленной кодовой комбинации с выхода блока 14 на вход прямого канала связи.Если принятая кодовая комбинация совпадает с переданной, то на выходе блока 9 формируется единичный сигнал, запрещающий повторную передачу информации во второй половине цикла передачи, В следующем цикле передачи работа устройства повторяется,Таким образом, в случае .искажения переданной информации устройство исправляет ее и повторно передает.Формула изобретенияУстройство для обнаружения и исправления ошибок, содержащее блоки элементов И, первый блок элементов ИЛИ и элемент ИЛИ, выходы первого блока элементов И соединены с одноименными входами элемента ИЛИ, о тл и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости устройства в него введены блоки элементов НЕ, блокиэлементов задержки, второй блок элементов ИЛИ и переключатель, входы первого блока элементов задержки объединены с соответствующими входами второго блока элементов задержки и первыми информационными входами переключателя и являются первыми вхо-. дами устройства, входы первого блока элементов НЕ объединены с соответствующими входами третьего блока элементов задержки и являются вторыми входами устройства, выходы первого блока элементов НЕ соединены с соответстмующими первыми входами второго блока элементов И и первого блока элементов ИЛИ, выходы второго блока элементов И соединены непосредственно с соответствующими первыми входами второго блока элементов ИЛИ и через второй блок элементов НЕ с соответствующими первыми входами первого блока элементов И, выход элемента ИЛИ соединен с управляющим входом переключателя, выходы первого блока элементов задержки соединены с соответствующими вторыми входами второго блока элементов И, выходы третьего блока элементов задержки соединены с соответствующими вторыми входами второго блока элементов ИЛИ, выходы которого соединены с соответствующими первыми входами третьего блока элементов И, выходыФцй Составитель М.НикуленРедактор Л.Пчолинская Техред А. Кравчук Корректор Л,Зайцев акаэ 727/51 НИИПИ Государственного 113035, Тираж 518 омитета по иэобретеМосква, Ж, Раушск Подписноем и открытиям при ГКН наб., д. 4/5 ьский комбинат "Патент", г,ужгород, ул. Гагарина,о-и иэводст 4 второго блока элементов задержки соединены с соответствующими вторыми входами первого блока элементов ИЛИ, выходы которого соединены непосредственно с соответствующими вторыми входами первого блока элементов И и череэ четвертый блок эле 623944ментов эадержки с соответствующими вторыми входами третьего блока элементов И, выходы которого соединены 5с соответствующими вторыми информационными входами переключателя, выходы которого являются выходами устройстваВ