Многоканальное устройство ввода аналоговой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ А 1 ЯО 140 ЕСПУБЛИК 4 С 06 ГЗН 3(г 7 ь ТЕНИЯ СТВУ 2 иА.М еркашин ельство ССС3(05, 1971,др. Программальных АЦПструктурой ощие системы ируемыи в систебработки и маши(54) М 1- О Г ВВОДА АН (57) Изобр числительо зовано в ав равления д. с датчиков лью изобре родействия ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ОРСКОМУ СВИДЕТ(56) Авторское свидет737943, кл. б 06 ГГриценко В. И. иконтроллер многоканамах с распределеннойданных. - Управляюны, 1984,1, с. 3 -ОКАНАЛЬНОЕ УСТРОИСТВО АЛОГОВОИ ИНФОРМАЦИИ етение относится к области вый техники и может быть испольтоматизированных системах упя сбора аналоговой информации объекта и ввода ее в ЭВМ. Цеения является повышение быстустройства и исключение избыточности вводимой информации. Устройство содержит блок 1 усилителей, блок 2 фильтров нижних частот, блок 3 выборки и хранения, коммутатор ка палов 4, аналого-цифровой преобразователь 5, регистр управляющих слов 6, блок 7 контроля, блок 8 выбора каналов, блок 9 управления, блоки памяти 10 и 12, выходной регистр 11. За счет управления частотой опроса каналов ввода с помощью таймерного устройства появляется возможность изменять скорость потока данных. Переключение на рабочую частоту при необходимости преобразования сигнала в 1-м канале приводит к существенной экономии времени при анализе слова и вводе всего массива данных, что позволяет повысить быстродействие устройства. Кроме того, за счет использования всех разрядов информационного слова для записи номеров каналов можно увеличить число входных каналов устройства и создается экономия объема памяти. 3 з. п. ф-лы, 14 ил., 2 табл.СоставитТехред И.Тираж 704 и комитета СС ква, Ж, Р фическое предп ль И. Карповаерес В Корректор Л. Пилипенко Подписное СР по делам изобретений и открытий а инская наб., д. 4/5 иятие, г. Ужгород, ул. Проектная, 4141Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах управления различными физическими процессами для сбора аналоговой информации с датчиков обьекта и ввода ее в ЭВМ.Пель изобретения -- повышение быстродействия устройства и исключение избыточности вводимой информации.На фиг. 1 представлена структурная схеча устройства; на фиг. 2функциональная схема блока усилителей; на фиг. 3 функциональная схема блока фильтров нижних частот; на фиг. 4 функциональная схема регистра управляющих слов; на фиг. 5 - функциональная схеча коммутатора каналов; на фиг. 6 - функциональная схема олока узлов выборки и хранения; на фиг. 7 - функциональная схема блока выбора каналов; на фиг. 8 - схема блока управления; на фиг. 9 схема второго блока памяти; на фиг. 1 О - функциональная схеча блока контроля; на фиг. 1 - схема выходного регистра; на фиг. 12 - функциональная схема первого блока памяти; на фиг. 13 и 14 -- временные диаграммы работы.Многоканальное устройство ввода аналоговой информации содержит усилители 1, фильтры 2 нижних частот, узлы 3 выборки и хранения, коммутатор 4 каналов, аналогоцифровой преобразователь (АЦГ 1) 5, ре. гистр 6 управляющих слов, блок 7 контроля, олок 8 выбора каналов, блок 9 управления, второй блок 10 памяти, выходной регистр 11, первый блок 12 памяти и микроЭВМ 13. На фиг. 1 обозначены также входы 14 и выходы5 устройства.Усилители (масштабирующие) по числу каналов ввода содержат каждый (фиг. 2) регистр 16 кода, повторитель 17 на операционном усилителе, умножающий цифроаналоговый преобразователь 18, интегратор 19 на операционном усилителе, нормирующий усилитель 20 на операционном усилителе.Блок фильтров нижних ча тот (по числу каналов ввода) содержит 16 активных КС- фильтров, каждый из которых включает узел 21 входных повторителей, аналоговый коммутатор 22 конденсаторов С 1 - С 4, аналоговый коммутатор 23 конденсаторов С 5 - С 8 и ЕхС-звено 24 второго порядка, выполненное на операционном усилителе с многопетлевой обратной связью.Выбор номера фильтра нижних частот и полосы пропускания частот определяется кодом управляк)щего слова. Соответствие значений кода и полосы пропускания частот приведено в .табл. 1. Регистр управляющих слов (фиг. 1) содержит регистр 25 кода номера канала, дешифратор 26 номера канала, регистр 27 ко 03057 5 10 15 20 25 30 35 40 45 50 55 2да коэффициентов усиления и регистр 28 кода полосы пропускания.Коды номера канала, коды коэффициентов усиления задаются от микроЭВМ 13. Старшие четыре разряда (1 4) отведены для записи (в двоичном коде) номера канала. Колу 0000 соответствует 1-й канал, коду 0001 - 2-й канал и т. д. Последующие 10 разрядов (5 14) слова отведены для значений коэффициенпга усиления. Коду 0000000001 соответствует коэффициент усиления К,. = - , гле х = 1,2, , гп, величина гп зависит ог отношения - в схеме (фиг. 2) нормирующего усилителя 20. Последующие два разряда (15 и 16) отведены для записи кода выбираемой полосы пропускания 14 (4Запись управляющего слова в соответствующие регистры осуществляется при значениях 1 и 0 на входах регистров 25, 27 и 28 при поступлении импульса записи К-ВЕ от микроЭВМ 13 в режиме Работа.Коммутатор каналов (фиг. 5) содержит узел 29 аналоговых коммутаторов, повторитель 30 на операционном усилителе. Коммутатор каналов имеет 6 аналоговых входов и олин выход. Выбор канала коммутации осуществляется при поступлении на управляющие входы коммутатора 4 каналов слова с олока выбора каналов. Если уровень сигнала 1-го разряда равен 0, то замыкается аналоговый ключ соответствующего кана. ла. Если уровень сигнала. равен , то ключ разомкнут и аналоговые сигналы не проходят на вход повторителя 30 напряжения. Выход коммутатора подключен на изчерительный вход ЛЦП 5.Блок узлов выборки и хранения (фиг. 6) содержит 16 элементов выборки и хранения.Лналоговый сигнал с выходов блока 2 поступает на вход операционного усилителя 31 узла выборки и хранения. Управляющим сигналом является импульсканала, который поступает на операционный усилитель 32 из блока 8 и переключает узел выборки и хранения в режим Хранение. Переключение в режим Выборка осуществляется при сбросе импульсаканала. Операционный усилитель 33 является выходным повторителем.Блок 8 выбора каналов (фиг. 7) содержит первый регистр 34, счетчик 35, элемент 36 сравнения, дешифратор 37, второй регистр 38 и одновибратор 39.Код выбора каналов ввода считывается с второго блока 10 памяти. Код поступает на входы первого регистра 34, который состоит из четырех О-триггеров, и записывается в регистр после поступления импульса считывания Сч. им с блока 9. Обнуляется регистр 34 при поступлении на его вход сброса140303сигнала Уст. 0, который форм и руется вблоке 7 контроля. Выходы регистра 34 соединены с первыми входами элементов 36сравнения. Счетчик 35 ведет счет тактовыхимпульсов до шестнадцати, после чего обнуляется импульсом одновибратора 39 (илиобщим сигналом Уст. 0).Выходы счетчика 35 соединены с входамидешифратора 37. Код дешифратора 37 поступает на вторые входы элементов 36 сравнения. В случае совпадения значений 1на выходах элементов 36 сравнения появляется уровень 1. Таким образом формируетсяадрес номера канала ввода.Блок 9 управления (фиг. 8) содержит элементы И-НЕ 40 - 42, элементы ИЛИ-НЕ 43 - 1545, элемент НЕ 46, триггеры 47 - 49, генератор 50 импульсов, делитель 51 частоты, включающий )хС-триггер 52, элемент И-ИЛИ-НЕ53, элементы НЕ 54 - 56 и регистр 57 сдвига,а также одновибратор 58 и регистр 59.Временная диаграмма работы блока 9управления показана на фиг. 13. Формирование импульсов при записи слова в режиме Работа показано на фиг, 13 а. Начальное условие Гр равно 1, на входах регистра 59 - код информационного слова. 25При поступлении им пульса Уст. 0 илиСброс на выходах триггера 47 устанавливается уровень 1, а на выходе триггера 48 -уровень 0, что соответствует режиму Запись. На выходе триггера 49 сохраняетсяуровень 1. При поступлении импульсазаписи К-ВК от микроЭВМ 13 триггер 49переключается (передним фронтом) в состояние 0, что необходимо для режима записиинформации в ячейки первого блока 10 памяти. В этот же момент времени управляющее слово записывается в регистр 59 и наего выходах образуется код управляющегослова. Задний фронт импульса К-ВК переключает триггер 49 в режим Хранение.Импульсы Счет и Индикация формируются при условии:40Счет - Г)рбл гпег И К-ВК,Индикация = Ьравл К-ВК.Формирование импульсов при считывании слова показано на фиг. Зб. Начальноеусловие Ц, = 1. При поступлении сигнала Уст, 0 или Сброс на выходе триггера 47 устанавливается уровень 1, а навыходе триггера 48 - уровень 0, При поступлении импульса 1 цпег на выходахтриггеров 47 и 48 устанавливается уровень1, а на выходе триггера 49 - уровень 0, 50что обеспечивает режим считывания словас первого блока 1 О памяти.Задним фронтом импульса 1 гпег триггер 49 переключается в режим Хранение(уровень 1). Сигнал Счет формируетсяпри условии Счет = Г)рбл 1 гпег лК-ВК.Диаграмма работы делителя 51 частоты и одновибратора 58 приведена на 574фиг. 13 в. Период следования тактовых импульсов определяется выбором пьезоэчемента генератора 50 импульсов исходя из времени преобразования М 1 П 5 таким образом, чтобы обеспечить равенство16 (пр. дцп(1 ввода = - 18,ю мПри появлении на выходе элемента И. НЕ 42 перепада с уровня 1 на уровень 0 триггер 52 переключается в состояние 0 и на выходе элемента И-ИЛИ НЕ 53 появляются импульсы 1 х с асоой, рвной частоте делителя. В момент появления перепада с уровня 1 на уровень 0 одновибратором 58 формируется команда Пуск ЛЦГ.Второй блок О памяти (фиг. 9) содержит узел 60 формирования Х-адреса, узел 6 формирования У-адреса, матрицу 62 узлов памяти, одновибратор 63.Узлы 60 и 61 содержат соответственно двоичные счетчики 64 и 65 группы повторителей 66 и 67 напряжений. Счетчики 64 и 65 устанавливаются в начальное положение сигналом Уст. 0. Запускаются счетчики импульсами Счет, которые формируются в блоке 9 управления, после каждого шестнадцатого импульса одновибратор 63 формирует импульс Сброс, который устанавливает счетчики в нуль и на их выходах формируется код первого адреса (0000). С приходом следующего импульса формируются адреса следующей ячейки узлов памяти матрицы 62 (1000). Повторители усиливают сигналы по мощности. Выходы повторителей соединены с входами дешифраторов Х- и У-адресов узлов памяти, которые образуют матрицу 62 памяти, состоящую из шестнадцати узлов памяти. Емкость - 256 бит (16 16-разрядных слов) Запись и считывание слов осуществляются при поступлении на управляющие входы (СЕ и %К) импульсов в соответствии с временными диаграммами, приведенными на фиг. 13 а, б.Блок 7 контроля (фиг. О) содержит первый узел 68 индикации состояний 1-й ячейки блока 10 памяти, второй узел 69 индикации номера усилителя и фильтра и формирователь 70 сигналов.Узел 68 образуют шестнадцать элементов И-НЕ 71 с открытым коллектором, набор резисторовов, ш естн адцать светодиодов 72. Р-триггер 73 с установочными )х- и 8-входами и повторитель 74 напряжения. Код управляющего слова (состояние 1-й ячейки блока памяти) поступает на первые входы элементов И-НЕ 71 с выходов элементов 36 сравнения. Вторые входы элементов подключены к выходу повторителя 74 напряжения, подключенного к выходу триггера 73. Триггер 73 устанавливается в нуль импульсом Счет, а импульсом Индикация переключается в состояние 1, что является условием для включения цепей питания светодиодов.Узел 69 содержит шестнадцать элементов И-НЕ 75 с открытым коллектором, набор резисторов, шестнадцать светодиодов 76, Р-триггер 77 и повторитель 78 напряжения. Код номера канала с выходов дешифратора 26 поступает на первые входы элементов И-НЕ 75, вторые входы подключены к выходу повторителя 78 напряжения, который подключен к выходу триггера 77. Триггер 77 устанавливается в состояниеири поступлении на его Р- и С-входы импульсов Индикация и Счет, что является условием для включения цепей питания светодиодов.Формирователь 70 сигналов содержит К-триггеры 7981, цепь резисторов и переключатели, конструктивно размещаемые иа пульте. При переключении К- и Б-входов с уровней 1 на уровни О ни выходе триггеров формируются соответствующие сигналы в виде уровней 1 или О.Выходной регистр ( фи г. 1 ) содержит буферный регистр 82, узел 83 формирования сигналов управления приемом и выдачей данных и узел 84 магистральных усилителей.Узел 83 образуют К 8-триггер 85, элемент НЕ 86, одиовибратор 87 и повторитель 88 напряжения. Г 1 ри поступлении сигнала Пуск АЦП одновибратор 87 формирует импульс, который поступает на К-входы регистра 82 и триггера 85.Госле окончания цикла кодирования ЛЦП 5 выдаст сигнал выдачи кода (ВК), который переключает триггер 85 в состоя. иие , и регистр 82 переключается в режим выдачи кода.Уровень 1 на выходе триггера 85 является признаком готовности (сигнал ГТ) для выдачи информационного кода в первый блок 12 памяти.Узел 84 содержит четыре шинных формирователя 89, каждый из которых обеспечивает передачу по четыре разряда слова данных, и один повторитель 90 напряжения.Гередача информации осуществляется ири подаче уровня О на входы шинных формирователей 89.Г 1 ервый блок2 памяти (фиг. 12) содержит узел 91 формирования сигналов считывания, узел 92 формирования Х- и У-адресов ячеек и матрицу 93 узлов памяти.Узел 91 образует один элемент И-ИЛИНЕ 94, КЯ-триггер 95, Р-триггер 96, четыре элемента НЕ.: 97 - -100 и два одновибратора 01 и 102.Узел 92 содержит двоичные счетчики 103 и 104 и повторители 105 и 106 напряжения для формирования Х- и У-адреса.Матрица 93 содержит шестнадцать узлов памяти с произвольной выооркой ячейки, емкость - 16384 бит (1024 Х 16).Временная диаграмма работы первого блока 12 памяти в режиме Запись показана на фиг. 14 а, а в режиме Считывание - на фиг. 14 б. 5 10 15 20 25 30 35 40 45 50 55 Устройство работает следующим образом.Аналоговые сигналы ио входам 14 поступают на входы усилителей 1. С выходов усилителей 1 сигналы поступают на входы фильтров 2 нижних частот. Установка коэффициентов усиления и выбор полосы пропускания фильтров в каждом канале производится ири поступлении управляющих слов с регистра 6 управляющих слов, с выходов узлов 3 выборки и хранения аналоговые сигналы поступают иа входы коммутатора 4 каналов. Последовательность ввода информации ио каналам определяется кодом информационного слова, считанного с второго блока О памяти в блок 8. Все шестнадцать разрядов слова отведены для позиционного кода номеров канала ввода. Если в 1-м разряде записана 1, а в остальных О, то при анализе слова схемы сравнения блок 8 определяет, что ввод должен бы гь осуществлен только по 1-му каналу. Если 1 записана во всех разрядах слова, то ввод информации осуществляется последовательно с первого канала до шестнадцатого. Запись массива слов выбора канала ввода производится в первый блок О памяти от микроЭВМ 13 в виде табл. 2. Кодировка значений ( или О) в каждом разряде строки может задаваться в любой последовательности, т. е.произвольно. Считывание информационного слова с первого олока 10 памяти осуществляется при поступлении импульсов 1 гпег от микроЭВМ 13. Сигналы включения соответствующего номера канала коммутатора 4, включения узлов 3 выборки и хранения, пуска АЦП 5 формируются только ири условии, если в анализируемом 1-м разряде слова будет 1. Если в разрядах слова О, то блок 9 управления пропускает эти разряды и переключает счетчик 35 на тактовую частоту генератора 50 импульсов 1,= п 1 е. В этом случае происходит ускорение процесса анализа и сокращение времени в цикле ввода данных.После переключения узлов 3 выборки ихранения в режим Хранение происходит вклк)чение АЦГ 1 5. По окончании преобразования сигнала АЦП 5 выдает команду ВК и код записывается в выходной регистр 11.Так формируются слово, содержащее код, эквивалентный уровню измеряемого сигнала, и код номера канала, формируемого в блоке 8. Сформированное слово переписывается в первый блок 12 памяти, после прохождения команды ГТ на выход выходного регистра 11. Процесс записи продолжается до выборки последнего значащего разряда в шестнадцатой строке массива и может быть продолжен ири поступлении импульсов 1 гпег до заполнения всех ячеек первого блока памяти. Это соответствует четырем циклам ввода информации при условии максимального заполнения каждого разрядаформула изобретения слова (строки). Емкость первого блока 12 памяти - 1024 Х 16. Считывание информационного массива с первого блока 12 памяти осуществляется по инициативе микроЭВМ 13 после выдачи определенного количества импульсов 1 гпег. Число импульсов задается программно, максимальное количество импульсов равно 024, т. е. определяется объемом памяти первого блока 12 памяти. После обработки данных микроЭВМ 13 может изменить массив выоора каналов ввода, коэффициенты усиления и полосы пропускания по каналам. Выходы 15 микроЭВМ 3 црелназначены лля подключения к ЭВМ ЛСУ.Таким образом обеспечивается исключение избыточности вводимой информации, что осу ще ствл яетс я управлением частотой опроса каналов ввода и реализуется программно путем изменения длительности периода импульсов таймерного устройства, это позволяет изменять скорость потока ввода данных.Кроме того, обеспечивается повышение быстродействия ввода данных за счет переключения на рабочую частотукогда необходимо производить преобразова ние сигнала в 1-м канале, или на частоту = 1 когда в значащем разряде информационного слова уровень О, т. е. когда нужно вести преобразование в (+1)-м канале; это приводит к существенной экономии времени при анализе слова и вводе всего массива данных, что повышает быстродействие устройства. Кроме того, обеспечивается экономия объема памяти ОЗУ, так как возможно использование всех шестнадцати разрядов информационного слова для записи позиционного кода номеров каналов, следовательно, при той же длине слова можно увеличить число входных каналов устройства. 1. Многоканальное устройство ввода аналоговой информации, содержащее блок управления, первый блок памяти, коммутатор каналов, аналого-цифровой преобразователь, второй блок памяти, выходной регистр, в каждом канале усилитель, фильтр нижних частот и узел выборки и хранения, информационные входы усилителей являются информационными входами первой группы устройства, выходы усилителей соединены с информационными входами фильтров нижних частот, выходы которых соединены с информационными входами узлов выборки и хранения, выходы которых соединены с информационными входами коммутатора каналов, выход которого соединен с информационным входом аналого-цифрового преобразователя, выходы группы которого соединены с информационными входами первой группы выходного регистра, выходы первого 5 10 15 20 25 30 35 40 45 50 55 блока памяти я взяютс я выходам и устройства, первый вхол блока управления является первым входом записи устройства, входы первой группы блока управления являются ицформационцымц входами второй группы устройства, первый выход блока управления соелицсн с входом запуска аналого-цифрового преобразователя, отличающееся тем, что, с целью повышения быстродействия устройства и исключения избыточности вводимой информации, в него ввелсцы регистр управляющих слов, блок контроля, блок выбора каналов, информ дццоццыс входы регистры управляющих слов объслццсцы с вхоламц первой группы блока управления, выходы первой группы регистра управляющих слов соединены с управляющими входами усилителей, а выходы второй группы - с управляющими входами фильтров нижних частот, выходы третьей группы регистра управляющих слов соединены с адресными вхолдмц усилителей и фильтров цижцих частот и информационными входами блока контроля, вход записи регистра управляющих слов ц первый адресный вхол первого блока памяти являются вторым входом записи устройства, второй адресный вход первого блока памяти объелицен с первым вхолом блока управления, второй вхол которого является первым тактовым вхолом устройства, тактовый вход первого блока памяти является вторым тактовым входом устройства, первый выход блока контроля соединен с входами сброса усилителей, блока выбора каналов, блоков памяти, регистра управляющих слов, третьим входом блока управления, второй выход блока контроля соединен с четвертым входом блока управления, выходы первой группы блока выбора каналов соединены с адресными входами блока контроля, узлов выборки и хранения, коммутатора каналов и входами второй группы блока управления, выходы второй группы блока выбора каналов соединены с информационными входами второй группы выходного регистра, выход аналогоцифрового преобразователя соединен с входом записи выходного регистра, первый выход блока управления соединен с входом сброса выходного регистра, выходы группы и выход выходного регистра соединены соответственно с информационными входами и входом записи первогоблока памяти, первый и второй выходы блока управления соединены соответственно с первым и вторым тактовыми входами блока выбора каналов, информационные входы которого соединены с выходами группы второго блока памяти, третий и четвертый выходы блока управления соединены соответственно с тактовым и управляющим входами блока контроля, четвертый выход блока управления соединен с третьим тактовым входом блока выбора каналов, четвертый выход блока управления соединен с тактовым вхолом второго блокапамяти, информационные входы которого соединены с выходами группы блока управления, пятый и шестой выходы блока управления подключены к входам записи и выборки второго блока памяти соответственно, выход второго блока памяти соединен с пятым входом блока управления.2, Устройство по п. 1, отличающееся тем, что блок у правления содержит генератор импульсов, делитель частоты, одновибратор, регистр, три триггера, три элемента ИЛИНЕ, три элемента И-НЕ, элемент НЕ, информационные входы регистра являются входами первой группы блока, выходы регистра являктся выходами группы блока, вход сброса регистра и первый вход первого элемента ИЛИ-НЕ являются третьим входом блока, второй вход первого элемента ИЛИНЕ является пятым входом блока, выход первого элемента ИЛИ-НЕ соединен с установочным входом первого триггера и входом сброса второго триггера, выход которого является пятым выходом блока, первый вход первого элемента И-НЕ и тактовый вход регистра являются первым входом блока, выход первого элемента И-НЕ соединен с пе рвым входом второго элеме нта ИЛИ-НЕ, выход которого соединен с входом элемента НЕ, первым входом третьего элемента ИЛИ-НЕ и является четвертым выходом блока, выходы третьего элемента ИЛИ-НЕ и элемента НЕ соединены соответственно с входами сброса и установочным третьего триггера, выход которого является шестым выходом блока, второй вход первого элемента И-НЕ, второй вход третьего элемента ИЛИ-НЕ и первый вход второго элемента И-НЕ являются четвертым входом блока, второй вход второго элемента И-НЕ является вторым входом блока, выход второго элемента И-НЕ соединен с входом сброса первого триггера, вторым входом второго элемента ИЛИ-НЕ и является третьим выходом блока, выход первого триггера соединен с установочным входом второго триггера, входы третьего элемента И-НЕ являются входами второй группы устройства, выход третьего элемента И-НЕ соединен с входом одновибратора и первым входом делителя частоты, второй вход которого соединен с выходом генератора импульсов, выход делителя частоты является вторым выходом блока, выход одновибратора является первым выходом блока.3. Устройство по и. 1, отличающееся тем, что блок контроля содержит первый и вто Таблица 1 40 Х, Номер С каналас С 1, С 5 С 2, Сб СЗ, С 7 С 4, С 8 45 50 рой узлы индикации, формирователь сигналов, выходы которого являются первым и вторым выходами блока, информационные входы первого узла индикации являются адресными входами блока, информационные входы второго узла индикации являются информационными входами блока, тактовые входы узлов индикации являются тактовым входом блока, вход сброса первого узла индикации и установочный вход второго узла индикации являются управляющим входом блока, вход формирователя сигналов и установочный вход первого узла индикации подключены к выходу первого узла индикации.4. Устройство по п. 1, отличающееся тем, 15 что блок выбора каналов содержит первыйи второй регистры, счетчик, элементы сравнения, одновибратор, дешифратор, выходы первого регистра соединены с соответствующими входами первой группы элементов сравнения, выходы которых являются выходами первой группы блока, выходы второго регистра являются выходами второй группы блока, информационные входы первого регистра являются информационными входами блока, счетный вход счетчика является вторым тактовым входом блока, выходы счетчика соединены с информационными входами второго регистра и дешифратора, выходы которого соединены с соответствуюШими входами второй группы элементов сравнения, стробируюгцие входы дешифратора и второго регистра являются первым тактовым входом блока, вход сброса первого регистра и первый вход сброса счетчика являются входом сброса блока, стробирующий вход первого регистра является третьим тактовым входом блока, один из выходов дешифратора соединен с входом одновибратора, выход которого соединен с вторым входом сброса счетчика.