Устройство для цифровой фильтрации

.Каневский, .Г.Самофало етельство СС РГ 15/332, 1976.ельство СССРР 15/332, 1983,ЦИФРОВОЙ ФИЛЬТРА я к области ель изобреИзобре литель ние относитй техники,ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(71) Киевский орденический институткой Октябрьской сореволюции(57) тевычис ио тения - расширение функциональныхвозможностей за счет выполнения многодиапазонной фильтрации. Устройствосодержит сложную структуру, включающую цифровой фильтр, счетчик адреса,элемент ИЛИ, блок запоминания признаков и адресов, блок модификации команд, блок управления; при этом блокмодификации команд, блок запоминанияпризнаков и адресов, блок управленияи цифровой фильтр имеют представленные в материалах структурные схемы.Устройство может быть использованов системах цифровой обработки радиолокационных, сейсмических, гидроакустических и других сигналов. 1 э.п.ф-лы, 11 ил., 1 табл.12643017навливается в ноль для модификациипризнаков готовности нулевого элементарного фильтра. В этом же тактезначение начального адреса нулевогоэлементарного фильтра по сигналу 38блока 26 управления принимается всчетчик 63 модификации начальных адресов. В 14-м такте по сигналу 39/блока 26 управления его содержимоеувеличивается на единицу и по сигналам 31 и 50 соответственно записывается в 15-м такте в узел 65 памятиначальных адресов и адресный регистр82. В 16-м такте по сигналам 43 и 44блока 26 управления адресный коммутатор 85 коммутирует выход регистра 81и по сигналу 49 блока 26 управленияадрес, по которому необходимо произвести запись в зону блока 66 памятивходных отсчетов, соответствующую 30нулевому элементарному фильтру, принимается в адресный регистр. В этомже такте входной отсчет по сигналу47 (диаграммы на Лиг,6) блока 26управления записывается в блок 66 35памяти входных отсчетов, К 1-му такту следующего цикла номер готовогок исполнению элементарного фильтраиз адресного счетчика 70 через адресный коммутатор 76 принимается в ад- З 0ресный регистр 75, Из блока 67 памяти адресов через регистр 80 и коммутатор 85 в регистр 81 начинают поступать младшие разряды адресов чтения из блока 66 памяти входных отсче. Зтов. Считывавмые по этим адресам коды принимаются в регистры 86 и 87,суммируются сумматором 68 и т,д,На фиг.10 представлена блок-схемаалгоритма работы блока 8 и блока 13 40модификации команд. Номера операторных вершин совпадают с номерами тактов работы устройства. При изображении алгоритмов приняты следующиеобозначения: БП 64 - узел 64 памяти 45признаков; БП 65 - узел 65 памятиначальных адресов; БП 66 - блок памяти 66 входных отсчетов; 58 и 61 - регистр 58 и регистр 61 соответственноблока 13 модификации команд; Тр 131 - 50триггер 131; СТ 4 - счетчик 4 адреса;СТ 63 - счетчик 63 модификации начального адреса; 83 - адресный регистр83; СТ 70 - адресный счетчик 70; 75 -адресный регистр 75; 81 - адресный5регистр 81; 80 - адресный регистр80; 87 - регистр 87; 86 - регистр 86;СТ 72 - адресный счетчик 72; МР 1 6 18входной регистр умножителя 69; МР 2 входной регистр умножителя 69; МРЗ - выходной регистр умножителя 69; 90 регистр 90 входного отсчета; Чт - операция чтения из блока памяти; Зп операция записи в блок памяти; сДъ -сВ - содержимому элемента Д присвоить значение содержимого элемента ВФормула изобретения1, Устройство для цифровой фильтрации, содержащее цифровой фильтр, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет многодиапазонной фильтрации, в него введены блок запоминания признаков и адресов, блок модификации команд, блок управления, счетчик адреса и элемент ИЛИ, выход которого подключен к счетному входу счетчика адреса, причем цифровой фильтр содержит коммутатор, три адресных счетчика, десять адресных регистров, два адресных коммутатора, три блока постоянной памяти, четыре регистра, сумматор, умножитель и блок памяти, выход которого подключен к информационным входам первого и второго регистров, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого подключен к входу первого сомножителя умножителя, выход которого подключен к информационному входу третьего регистра, выход которогоподключен к первому информационномувходу коммутатора, выход которого является информационным выходом устройства и подключен к информационному входу блока памяти, первый вход кода адреса которого подключен к выходу первого адресного регистра, информационный вход которого подключен к выходу первого адресного коммутатора, первый информационный вход которого подключен к выходу второго адресного регистра, информационный вход которого соединен с вторым информационным входом первого адресного коммутатора и подключен к информационному выходу первого адресного счетчика, информационный выход второго адресного счетчика подключен к информационному входу третьего адресного регистра, выход которого подключен к первому входу кода адреса первого блока по 1254306 2055 торого соединен с вторыи пходои второго элемента ИЛИ, втарыи уг.тацовочстоянной памяти, выход которого подключен к информационному входу четвертого адресного регистра, выходкоторого подключен к первому информационному входу второго адресного 5коммутатора, выход которого подключенк информационному входу пятого адресного регистра, выход которого подключен к второму входу кода адреса блока памяти, выход второго блока памятигопостоянной памяти подключен к информационному входу шестого адресногорегистра, выход которого подключенк информационному входу седьмого адресного регистра, выход которого под 15ключен к второму входу кода адресапервого блока постоянной памяти, выход восьмого адресного регистра подключен к информационному входу девятого адресного регистра, выход которого подключен к второму информационному входу второго адресного коммутатора, третий информационный входкоторого подключен к выходу десятогоадресного регистра, информационный 25выход третьего адресного счетчикаподключен к адресному входу третьегоблока постоянной памяти, выход которого подключен к входу второго сомножителя умножителя, а второй информационный вход коммутатора подключен к выходучетвертого регистра, информационныйвход которого является информационнымвходом устройства, вход кода адресазапоминания признаков и адресов под- З 5ключен к информационному выходу счетчика адреса, при этом блок модификации команд содержит первый и второйрегистры, первый и второй коммутаторы и счетчик, прямой выход первого 4 бразряда первого счетчика подключен кпервому и второму информационнымвходам первого коммутатора, третийинформационный вход которого подклю.чен к инверсному выходу второго разряда первого регистра, прямой выходвторого разряда которого подключенк четвертому информационному входупервого коммутатора и первому входуэлемента ИЛИ, второй вход которого 50соединен с первым информационнымвходом второго коммутатора и подключен к прямому выходу второго разряда второго регистра, прямой выход.первого разряда которого подключенк второму и третьему информационнымвходам второго коммутатора, четвертый информационный вход которого подключен к инверсному выходу второго разряда второго регистра, приэтом блок управления содержит восемьэлементов НЕ, десять элементов И-НЕ,девять элементов И, семь элементовИЛИ, шесть триггеров, депгифратор,счетчик и генератор тактовых ципульсов, первый выход которого подключенк первым входаи первого ц второгоэлементов И, первому входу первогоэлемента И-НЕ и счетному входу счетчика, ицформационгппг выход которогоподключен к входу дешцфратора, первый выход которого подключен к первому входу третьего элемента И,первым установочным входам первого,второго и третьего трцггеров и входупервого элемента НЕ, выход которогоподключен к первому входу второгоэлемента И-НЕ, выход которого подключен к первому входу третьего элемента И-НЕ, Угорой выход депгцфратора.подключен к входу второго элементаНЕ, выход которого подключен к первому входу четвертого элемента 11, первому входу четвертого элеиецта И-НЕи первому входу пятого элеиецта ИЕ,выход которого подключен к перваиуустановочному входу четвертого триггера, второй установочньпг вход которого соединен с первым установочнымвходом пятого триггера и подклгочецк выходу шестого элемента 11-НЕ, первый вход которого соедггг ец с ггергзг.,гивходом пятого элемента 11 ц;годк:цогецк выходу третьего элеиецта НЕ, входкоторого соединен с первыиц ьходаицпервого и второго элементов 1 Лг 1 иподключен к третьему выходу дегггггфраторачетвертый выход которого подключен к второму установочному входупервого триггера и входу четвертогоэлемента НЕ, выход которого подключенк первому входу седьмого элемента 11 НЕ, выход которого подклгочен к второму установочному входу пятого триггера, пятый выход депгиратора подключен к второму установочному входу второго триггера, выход которого подключен к второму входу второго элеиецта И, выход которого подключен кпервому входу третьего элеиег,та НЛИ,второй вход которого подключен квыходу пятого элеиецта НЕ, гход коным входом третьего триггера и подключен к шестому вю;о:;у,.гегггггфратора, 1264306 22седьмой выход которого подключен к второму входу третьего элемента И и входу шестого элемента НЕ, выход которого подключен к второму входу первого элемента И, восьмой выход 5 дешифратора подключен к первому входу восьмого элемента И-НЕ и третьему входу третьего элемента И, выход которого подключен к первому установочному входу шестого триггера, выход 10 которого подключен к первому входу шестого элемента И, второй вход которого подключен к второму выходу генератора тактовых импульсов, третий выход которого подключен к второму 15 входу пятого элемента И, вторым входам пятого, шестого и седьмого элементов И-НЕ и первому входу девятого элемента И-НЕ, второй вход которого подключен к выходу первого триггера, Ю девятый выход дешифратора подключен к первым входам четвертого и пятого элементов ИЛИ и первому входу седьмого элемента И, выход которого подключен к второму установочному входу ше стого триггера, десятый выход дешифратора подключен к третьему входу первого элемента ИЛИ, вторым входам первого элемента ИЛИ и седьмого элемента И и первому входу десятого эле. 30 мента И-НЕ, второй вход которого соединен с третьим входом седьмого элемента И и подключен к одиннадцатому .выходу дешифратора, четвертый выход генератора тактовых импульсов подключен к второму входу второго элемента И-НЕ и второму входу четвертого элемента И-НЕ, выход которого подключен к второму входу третьего элемента И-НЕ, пятый выход генератора тактовых импульсов подключен к второму входу четвертого элемента И, второй вход первого элемента И-НЕподключен,к выходу восьмого элемента И, второй вход которого подключен 45 к седьмому выходу дешифратора, выход седьмого элемента НЕ подключен к тактовому входу второго триггера, прямой выход третьего триггера под- ключен к первым входам. шестого и 50 седьмого элементов ИЛИ, вторые входы которых подключены к выходам соответственно восьмого и девятого элементов И, первые входы которых подключены к инверсному выходу третьего 55 триггера, второй вход девятого элемента И соединен с входом восьмого элемента НЕ, выход которого подключен к второму входу восьмого элемента И, при этом информационный выход счетчика адреса подключен к информационному входу первого адресного счетчика цифрового фильтра, шестой выход генератора тактовых импульсов блока управления подключен к тактовым входам третьего и четвертогоадресных регистров и счетному входу второго адресного счетчика цифрового фильтра, тактовый вход пятого адресного регистра которого подключен к седьмому выходу генератора тактовых импульсов блока управления, четвертый выход которого подключен к тактовому входу первого регистра и входу синхронизации умножителя цифрового фильтра, тактовый вход второго регистра которого подключен к пятому выходу генератора тактовых импульсов блока управления, третий выход дешифратора которого подключен к установочному входу первого регистра цифрового фильтра, тактовый вход третьего регистра которого подключен к выходу четвертого элемента И блока управления, выход пятого элемента И которого подключен к счетному входу третьего адресного счетчика и тактовому входу десятого адресного регистра цифрового фильтра, управляющий вход блока памяти которого подключен к выходу девятого элемента И-НЕ блока управления, выход третьего элемента И-НЕ которого подключен к тактовому входу первого адресного регистра цифрового фильтра, адресный вход второго блока постоянной памяти которого соединен с информационным входом счетчика блока модификации ко. манд и подключен к первому выходу блока запоминания признаков и адресов, первый, второй, третий и четвертый информационные входы которого подключены соответственно к первому и второму выходам первого коммутатора и первому и второму выходам второго коммутатора блока модификации команд, информационный выход счетчика которого подключен к пятому информаци. онному входу блока запоминания признаков и адресов и информационным входам восьмого и девятого адресных регистров цифрового фильтра, тактовый вход девятого адресного регистра, установочный вход третьего адресного счетчика и входы разрешения приема информации умножителя и чет 23 1264306вертого регистра которого подключенык двенадцатому выходу дешифратораблока управления, тринадцатый и четырнадцатый выходы которого подключены соответственно к счетному входу 5первого адресного счетчика и тактовому входу второго адресного регистрацифрового фильтра, тактовый входвосьмого адресного регистра которогоподключен к десятому выходу дешифратора блока управления, девятый выходкоторого подключен к установочномувходу первого адресного счетчика итактовому входу шестого адресногорегистра цифрового фильтра, установочные входы первого адресного регистра и второго адресного счетчика,тактовый вход седьмого адресного регистра и управляющий вход коммутатора которого подключены к четвертому 20выходу дешифратора блока управления,выход пятого триггера которого подключен к управляющему входу первогоадресного коммутатора и входу первогоразряда кода адреса второго адресного 25коммутатора цифрового фильтра, входвторого разряда кода адреса которогоподключен к выходу четвертого триггера блока управления, выход первогоэлемента И Которого подключен к информационному входу адресного счетчика цифрового фильтра, выход младшего разряда счетчика адреса подключен к входу восьмого элемента НЕ блока управления, выходы четвертого,пятого, шестого и седьмого элементовИЛИ, первого и десятого элементовИ-НЕ которого подключены соответственно к установочным входам соответственно первого и второго регистров, 40управляющим входам соответственнопервого и второго коммутаторов, вхо- .ду разрешения приема информации исчетному входу счетчика блока модификации команд, выход элемента ИЛИкоторого подключен к первому входуэлемента ИЛИ, второй вход которогосоединен с установочным входом счетчика адреса и подключен к выходутретьего элемента ИЛИ блока управления, выходы шестого триггера, второгои первого элементов ИЛИ которогоподключены соответственно к первому,второму и третьему управляющим входамблока запоминания признаков и адресов, второй, третий, четвертый и пятый выходы которого подключены соответственно к входам первого и второгоразрядов первого и входам первого ивторого разрядов второго регистровблока модификации команд, тактогые входы первого и второго регистров которогоподключены к выходу шестого элементаИ блока управления, вход седьмогоэлемента НЕ, вторые входы четвертогои пятого элементов ИЛИ которого подключены соответственно к выходу элемента ИЛИ, инверсным выходам вторыхразрядов первого и второго регистров блока модификации команд,2, Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок запоминания признаков и адресов содержит узел памяти признаков и узел памяти начальных адресов, входы кода адреса которых соединены и являются входом кода адреса блока, выход узла памяти начальных адресов и выходы первого, второго, третьего и четвертого разрядов узла памяти признаков являются соответственно первым; вторым, третьим, четвертым и пятым выходами блока, информационные входы первого, второго, третьего и четвертого разрядов узла памяти признаков и информационный вход узла памяти начальных адресрв являются соответственно первым, вторым, третьим, четвертым и пятым информационными входами блока, входы управления записью и считыванием узла памяти признаков и вход управления записью и считыванием узла памяти начальных адресов являются соответственно первым, вторым и третьим управляющими входамиблока.264306 й 67 Б-(йБЧЧйОВ-ВВВЭП Б 7 ББ а 4 з К з 8=11 Цгю К Рб Раг Составитель А.Баранов Редактор К.Волощук Техред В,Кадар Корректор А.ТяскоПодписноемитета СССР Заказ 5572/55 ТВНИИ открытииая наб., д,4 играфическое предприятие, г.ужгород, ул,Проектная,4 ственно о ираж 816 ПИ Государственного но делам изобретений 113035, Москва, Ж, Раушс5 10 15 Изобретение относится к вычислительной технике и может быть использовано в системах циАровой обработки радиолокационных, сейсмических, гидроакустических и других сигналов,Целью изобретения является расширение Функциональных возможностей за счет выполнения многодиапазонной (октавной) Аильтрации.На фиг,1 показана блок-схема предлагаемого устройства; на Фиг,2 - блок-схема блока модиАикации команд; на Фиг,3 - блок-схема блока запоми" нания признаков и адресов; на фиг,4 - блок-схема циАрового фильтра; иа фиг,5 а,б - Аункциональная схема бло.ка управления; на Фиг,б - временная диаграмма работы устройства; на Фиг,7 - блок-схема каскадного включения фильтров; на Фиг.8 - импульсная характеристика цифрового фильтра и диаграмма считывания данных из блока памяти входных отсчетов; на фиг.9 - блок-схема алгоритма работы блока запоминания признаков и адресов и блока модификации команд; на Фиг,10 - блок-схема алгоритма работы цифрового Аильтра; на фиг,1 - диаграмма закона Аормирования адресов чтения. Устройство для цифровой фильтрации содержит цифровой фильтр 1, вход 2 которого является информационным входом устройства, а выход 3 - информационным выходом устройства; счетчик 4 адреса, элемент ИЛИ 5, вход 6 цифрового Аильтра 1, вход 7,. блок 8 запоминания признаков и адресов, информационный вход которого образуют разряды 9 - 12; блок 13 модификации команд, вход 14, выход 15 блока 13 модиАикации команд; выход блока 8, образованный разрядами 16 - 19; выход 20, вход 21 блока модификации команд, вход 22 цифрового фильтра 1, входы 23 - 25 блока 26 управления, вход 27 циАрового Фильтра 1, вход 28, вход 29 элемента ИЛИ 5, управляющие входы 30 - 32 блока 8, управляющие входы 33 - 39 блока 13 модификации команд, управляющие входы 40- 56 циАрового Аильтра 1 и установочный вход 57 счетчика 4 адреса..Блок модиАикации команд (Аиг.2) содержит регистр 58, коммутатор 59, элемент ИЛИ 60, регистр 61, коммутатор 62 и счетчик (модификации) 63,20 25 30 35 40 45 50 55 Блок 8 Фиг.3 содержит узел 64 памяти признаков и узел 65 памяти начальных адресовЦифровой фильтр (Аиг,4) содержит блок 66 памяти (входных отсчетов), блок 67 постоянной памяти (адресов), сумматор 68, умножитель 69, адресные счетчики 70 - 72, блок 73 постоянной памяти (коэфАициентов), адресные регистры 74 и 75, адресный коммутатор 76, адресные регистры 77 84, адресный коммутатор 85, регистр 86, (информационный) регистр 87, регистр 88 (результата), (входной) коммутатор 89, регистр 90 (входного отсчета), блок 91 постоянной памяти. Блок управления (Фиг,5 а,б) содержит генератор 92 тактовых импульсов,счетчик 93, дешиАратор 94, элементы .НЕ 95-О 1, элементы И-НЕ 102-11,элементы И 112-119, элементы ИЛИ20-125, триггеры 126-131, элементИ 132 элемент ИЛИ 133,Работа устройства рассматривается на примере шестнадцатиоктавногофильтра нижних частот, импульснаяхарактеристика которого представленана Аиг,8.Выделение 16 поддиапазонов фильтруемого сигнала соответствует каскадному включению шестнадцати идентичных фильтров (Фиг,7). ФильтрыФО Ф 15 в дальнейшем будут называться элементарными. В силу идентичности элементарные фильтры реализуются аппаратно на одном цифровомфильтре, При каскадном включенииФильтров осуществляется прореживаниеданных вдвое, т.е. каждый элементарный Фильтр Аормирует очередной результирующий отсчет только по получении двух входных. В силу этогокаждый последующий элементарныйФильтр срабатывает вдвое реже предыдущего. Поэтому нужно сформироватьтакой закон назначения элементарныхфильтров реализующему их аппаратномуцифровому Фильтру, при котором достигается равномерная загрузка оборудования арифметического устройствацифрового Аильтра. В предлагаемомустройстве для этого каждый данныйэлементарный фильтр реализуется тогда и только тогда, когда приняты дваочередных отсчета с выхода предыдущего элементарного Фильтра, С этойцелью в структуру устройства введенблок 8, одной из Аункций которогоявляется хранение и модификация при. знаков готовности к исполнению всех шестнадцати элементарных фильтров,Признак каждого иэ элементарных фильтров является двухбитовым словом, 5 первый бит "Полуготов" вводится в единицу после приема первого входного отсчета от предыдущего элементарного фильтра, второй бит "готов" после приема второго входного отсчета, Таким образом, во время исполнения некоторого элементарного фильтра осуществляется просмотр содержимого блока 8 и после обнаружения первого в цепочке просмотра элементарного фильтра, "Готов" которого равен единице, запоминается его номер для того, чтобы в следующем цикле исполнялся именно этот элементарный фильтр, При этом оба признака готовности его сбрасываются в ноль.и производится модификация признаков готовности элементарного фильтра, непосредственно следующего эа готовым, поскольку ему передан результат исполнения обнаруженного готового к исполнению фильтра. Модификация признаков готовности нулевого элементарного Фильтра производится всегда, когда приходит входной отсчет на вход уст-. 30 ройства. Нулевой элементарный Фильтр также производит прореживание данных, т,е, Формирует очередной выходной отсчет после получения двух входных.Равномерная загрузка оборудования З 5 цифрового фильтра достигается следу-. ющим образом, Пусть А 1 - интервал времени между поступлением двух очередных входных отсчетов от аналогоцифрового преобразователя. Нулевой . 4 б элементарный Фильтр исполняется, следовательно, через промежутки времени, равные 2 ас, Выбирается время вычисления выходного отсчета любым из элементарных Фильтров. Тогда эа вре мя 2 Т всякий раз исполняется нулевой элементарный фильтр и какой-либо из последующих. Какой имейно элементарный Фильтр должен исполняться в данном интервале времени 2 дС, определяет содержимое блока памяти команд.Цикл вычисления выходного отсчета цифровым фильтрам разбит на 17тактов (диаграммы на Фиг,6), Операции, связанные с работой блока 8, 55должны укладываться в эти 17 тактов.Признаки готовности элементарныхфильтров хранятся в узле 64 памяти признаков, С целью сокращения времени обнаружения готового к исполнению элементарного фильтра организация узла 64 памяти признаков такова,что в слове (ячейке), считываемомпри одном обращении, хранятся признаки двух соседних элементарных фильтров: 0-го и 1-го, 2-го и 3-го и т.д.Поэтому для полного просмотра цепочки из шестнадцати элементарных фильтров требуется восемь обращений кузлу 64 памяти признаков.В 1-м такте каждого цикла из блока 26 управления на управляющий вход30 выдается сигнал чтения из узла64 памяти;признаков (диаграммы нафиг.6), Состояние счетчика 4 адресав этот момент равно нулю, поэтомувыполняется чтение признаков готовности элементарных фильтров, хранимыхв нулевой строке узла 64 .памяти признаков, Четыре разряда признаков поступают на входы 16 - 19 блока 13модификации команд и во второй половинепервого такта по сигналу 33 блока 26управления принимаются в регистр 58и регистр 61Если признаки "Готов"нулевого и первого элементарчыхфильтров не содержат единицы, в начале второго такта по сигналу 29блока 26 управления (диагр, наФиг,6) к содержимому счетчика 4 адреса прибавляется единица, производится считывание признаков готовности 2-го и 3-го элементарных Фильтров иэ узла 64 памяти признаков,которые по сигналу 33 принимаются врегистр 58 и регистр 61 блока 13модификации команд и т.д, Этот процесс продолжается до тех пор,1пока при считывании очередного словаиз узла 64 памяти признаков одиниз битов "Готов" не окажется равнымединице. В этом случае после приемаэтого слова в регистры 58 и 6 блока13 модификации команд единица в бите"Готов" через элемент ИЛИ 60 (фиг,2)поступает на вход элемента ИЛИ 5, навход 29 которого поступает синхросерия из блока 26 управления, заблокировав последний, При этом на счетчике 4 адреса зафиксируется номер элементарного фильтра, готового к исполнению,В 10-м такте этот номер принимается в адресный счетчик 70 цифрового фильтра 1 по сигналу 40 блока 26 управления, Биты готовности четного иОб Ь 3 12643 нечетного элементарных фильтров принимаются в регистр 58 и регистр 61 блока 13 модификации команд соответственно, Поскольку в 1-м такте следующего цикла обнаруженный готовый элементарный Фильтр исполняется, необходимо обнулить оба его признака готовности. Предположим, что готов четный элементарный Фильтр. В этом случае на выходах 24 и 25 блока 13 1 О модификации команд появляется значение логического нуля и единицы соответгтвенно. Эти сигналы поступают на входы элементов ИЛИ 120-121 соответственно. Входы элементов ИЛИ 20 и 121 соединены с выходом дешифратора . 94 (фиг,5 а, б), который в девятом такте устанавливается в состояние логического нуля, следовательно значение логического нуля через элемент 20 ИЛИ 120 поступает на установочный вход регистра 58, выходы которого принимают значение логического нуляСостояние регистра 61 не изменяется. Теперь необходимо записать сформи- .25 рованное слово в узел 64 памяти признаков. Как следует из Фиг.2 и 3, выходы регистров 58 и 61 связаны с информационными входами узла 64 памя" ти признаков через коммутаторы 59 и ЗО 62 соответственно, Управление указанными коммутаторами осуществляется схемой, включающей триггер 131, элементы НЕ 101, элемента И 1 18 и 119и элементы ИЛИ 124 и 125 (фиг.5 аб). В тактах- 10 триггер 131 находится в состоянии логической единицы, при этом входы управления 36 и 37 коммутаторов 59 и 62 соответственно также находятся в состоянии логичес р кой единИцы, что соответствует передаче на выход прямых значений первого и второго разрядов регистра 58 и регистра 61.В 1 Ом такте на вход управления 45записью узла 64 памяти признаков поступает сигнал Запись" (диаграммына Фиг.б) и в узел 64 записываютсянули в признаки готовности четногоэлементарного Фильтра и прежнее значение признаков готовности нечетного.Далее необходимо модифицировать значение признаков готовности элементарного Фильтра, следующего за готовым. Модификация осуществляется коммутаторами 59 и 62 блока модификациикоманд 13, Сводится она к следующемуесли значение битов "Полуготов" и"Готов" было равно 00,модифицированное значение будет О., значение 1 )модифицируется в 11, Поэтому, еслина входы первого канала коммутаторамодификации подать прямое значениеразряда (Полуготов") и инверсноезначение второго разряда ("Готов),то коммутатор в зависимости от состояния управляющего входа будет пропус" кать либо текущее состояние признаков готовности (первый канал), либо модифицированные в соответствии с указанным правилом (второй канал).В 11-м такте к содержимому счетчика и адреса добавляется по сигналу29 блока 26 управления единица, Еслиготовый к исполнению элементарныйфильтр имел нечетный номер, происходит смещение на одну ячейку (слово) в узле 64 памяти признаков, в противном случае изменяется только значение младшего разряда адреса, как врассматриваемом примере, После этогопо сигналу 30 блока 26 управлениявыполняется операция чтения из узла64 памяти признаков, по сигналу 33блока управления 26 считанное словопринимается в регистры 58 и 61. Одновременно в 11-м такте триггер 131 сигналом с выхода дешифратора 94устанавливается в состояние логического нуля. При этом в зависимостиот состояния младшего разряда счетчика 4 адреса, поступающего на вход 28 блока управления 26 (фиг.5 а,б)изменяются состояния управляющихвходов коммутаторов 59 и 62, В рассматриваемом случае управляющий входкоммутатора 59 остается в, состоянии логической единицы, что соответствует передаче содержимого регистра 58 на информационные входы узла 64 памяти признаков без модификации, а управляющий вход коммутатора 62 переходит в состояние логического нуля, что соответствует модифицированной передаче содержимого регистра 61 на информационные входы узла 64 памяти призиаков.В 12-м такте по сигналу 30 блока 26 управления (диаграммы на фиг,б) модифицированное значение признаковэлементарного Фильтра, следующего заготовым, записывается в узел 64 памяти признаков, Кроме того, в течениекаждого из 17-тактных циклов на входустройства от аналого-циФрового преобразователя поступает входной от 1264306счет и, следовательно, необходимомодифицировать признаки нулевого элементарного фильтра, С этой цельюв 13-м такте по сигналу 57 блока 26управления счетчик 4 адреса устанавливается в ноль, выполняется операция чтения из узла 64 памяти признаков и прием в регистры 58 и 61 (диаграммы Фиг,6), Поскольку состояниемладшего разряда счетчика 4 адресастановится равным нулю, состояниеуправляющего входа коммутатора 59принимает значение логического нуля,а управляющего входа коммутатора61 - логической единицы, Таким образом, в момент подачи в 15-м тактесигнала записи в узел 64 памятиуправляющих слов содержимое регистра58, в котором хранятся биты призна-ков готовности нулевого элементарного фильтра, будет передаваться наинформационные входы узла 64 памятипризнаков с модификацией, а признакипервого элементарного .фильтра - безмодификации. Состояние счетчика 4. 25адреса не меняет своего значения до2"го такта следующего цикла. Приэтом в 1-м такте следующего цикла посигналу 30 блока 26 управления производится чтение признаков готовности 30нулевого и первого элементарных фильтров, прием их по сигналу 33 блока 26управления в регистры 58 и 61. Еслини один из битов "Готов" нулевогоили первого элементарных фильтров несодержит единицы, во 2"м такте ксодержимому счетчика 4 адреса прибавляется единица и т.д.Рассмотрим теперь работу цифровогофильтра при реализации любого изэлементарных фильтров,Операция фильтрации сводится креализации операции ациклическойсвертки по формуленч =Е "пХ- п=огде и; - коэффициенты импульснойхарактеристики;Г; - отсчеты входного сигнала. 50 Импульсная характеристика приведена на Фиг,8, Общее число И коэффициентов равно 53, причем все коэффициенты с четными номерами, кроме центрального (Ь ) равны Йулю, общее число ненулевйх коэффициентов равно М/2 +1, т,е. 27. В силу симметрии импульснойхарактеристики относительно оси ординат число различных ненулевых коэффициентов равно 14 (13 боковых плюс 1 центральный). При таком числе ненулевых коэффициентов можно получить затухание в полосе подавления менее 80 дБ. Симметричность импульсной характеристики позволяет сократить число умножений, если входные отсчеты, которые должны быть умножены на симметричные коэффициенты, предварительно просуммировать и затем умножить на данный коэффициент. Из формулы ациклической свертки следует, что перед вычислением очередногорезультата последовательность входных отсчетов "сдвигается" относительно последовательности коэффициентов импульсной характеристики, В предлагаемом устройстве этот сдвиг осуществляется формированием на каждом шаге вычислений определенной последовательности адресов чтения. В силу .того, что каждый из элементарных фильтров прореживает последовательность входных отсчетов вдвое, в промежутке между вычислением двух последовательных отсчетов последовательность входных отсчетов сдвигается на две позиции. Порядок считывания входных отсчетов определяется расположением отсчета, пришедшего по времени последним. Его необходимо просуммировать с самым 11 старшим" отсчетом) т, е, отсчетом, который.на следующем шаге вычислений использоваться уже не будет, далее суммируются отсчет, предшествовавший последнему по времени, и отсчет, пришедший после самого старшего, и т.д, Все эти операции выполняются только над отсчетами, хранимыми по нечетным адресам, за исключением того отсчета с четным адресом, который должен быть умножен на центральный коэффициент.Поскольку нечетные адреса в данномслучае изменяются от 1 до 51, существует 26 различных вариантов последовательностей адресов чтения входных отсчетов, На фиг,8 изображена диаграмма считывания отсчетов при вычислении трех последовательных результирующих отсчетов, При вычислении первого из них самым младшим" нечетным является отсчет, записанный по адресу 1, самым старшим - по адресу 51, на следующем шаге вновь пришедший входНой отсчет записывается по адресу 51, самым "старшим" при этом стано- .9 12643( вится отсчет по адресу 49 и т.д. Все 26 возможных последовательностей адресов записаны в блоке 67 памяти адресов,который представляет собой постоянное запоминающее устройство. 5На Фиг, приведен закон формирования последовательности адресов чтения при вычислении одного результирующего отсчета,где(к,;обозначает содержимое ячейки блока 66 па 10 мяти адресов с-м адресом, надписи над стрелками указывают операцию, которую необходимо выполнить над содержимым ячейки, чтобы получить содержимое ( +1)-й ячейки( ы,) может15 принимать значения 1,3,551. Все операции выполняются по модулю 52. Числа над нисходящими стрелками изКменяются по закону 2,(-1) , над горизонтальными - (-1) (2+4 к), Последняя нисходящая стрелка всегда соответствует операции -1 и указывает адрес отсчета, который необходимо умножить на центральный коэффициент,Как следует из изложенного, для25 вычисления одного результирующего отсчета необходимо в течение 17- тактного цикла считать из блока 66 памяти входньж отсчетов 27 чисел, 26 из которых попарно суммируются и ЗО умножаются на 13 боковых коэффициенФтон и 27-е умножается на центральный коэффициент. Кроме того, в этом же цикле необходимо записать и блок 66 памяти входных отсчетов отсчет, по ступивший от аналого-цифрового преобразователя, и результат вычислений исполняемого элементарного Фильтра.Блок 66 памяти входных отсчетов разделен на 16 зон по числу элемен тарных фильтров, объем каждой зоны составляет 64 слова. Это секционирование осуществляется использованием присоединенной адресации, Старшие четыре разряда, определяемые номером 45 используемого элементарного фильтра, не изменяются в течение всего времени чтенияиз блока 66 памяти входных отсчетов, шесть младших, поступающих из блока памяти 67 адресов определяют 50 адрес считываемого слова внутри зоны, Как уже указывалось, в 9-м такте номер готового к исполнению элементарного Фильтра применяется в адресный счетчик 70, в последней четверти 55 17-го такта (диаграммы на фиг.6) по сигналу 43 блока управления 26 адресный коммутатор 76 коммутирует выход)6 1 Оадресного счетчика 70 на информационный вход адресного регистра 75и по сигналу 46 блока управления 26,поступающего на синхровход адресного регистра 75,номер элементарного фильтра записывается в адресный регистр 75. Таким образом, к началу 1-го такта следующего цикла четыре старших разряда блока 66 памяти нходных отсчетов равны номеру исполняемого элементарного Фильтра. Иладшие шесть разрядон в темпе чтения должны поступать из блока 66 памяти адресов. Поскольку в течение цикла обработки необходимо выполнить 27 операций чтения, младшие шесть разрядов должны приняться дважды в каждом такте. Темп выборки из блока 67 памяти адресов задается адресным счетчиком 71 (фиг,4), на счетный вход которого по" ступает синхросерия 48 (диаграммы на Фиг,6) блока 26 управления, Поскольку в блоке 67 памяти адресов записано 26 различных последовательностей адресов чтения, он также разделен на 26 зон по 32 (число 32 выбрано как ближайшая к 27 целая степень двойки) слова в каждом. Секциоонирование также осуществляется испОльзованием присоединенной адресации. Вид последовательности адресов чтения, как уже указывалось,.определяется последним нечетным адресом,по которому осуществлялась запись взону блока 66 памяти входных отсчетов, соответствующую данному элементарному Фильтру, Указанные адресахранятся в узле 65 начальных адресов блока 8,В 9-м такте, когда счетчик 4 адреса содержит номер готового к исполнению элементарного фильтра, по сигналу 31 блока 26 управления из узла 65 начальных адресов считывается адрес, по которому последний раз осуществлялась запись в зону блока 66 памяти входных отсчетов данногоэлементарного Фильтра, этот адреспоступает на вход 22 блока 91 постоянной памяти (фиг,4). Блок 91 постоянной памяти предназначен для преобразования шестиразрядного кода адреса в пятиразрядный, Начальные адреса могут принимать значения 1,351, поэтому, если непосредственно исполь" зовать их для нумерации зон блока 67 памяти адресов, половина объема блока 67 памяти адресов использоваться,25. Адрес, считанный из узла 65начальных адресов, поступает на входы блока 91, с выхода которого пятиразрядный код номера зоны по сигналу40 блока 26 управления принимается вадресный регистр 78.Перекодировка кодов приведена в О 010111 таблице.12 ,Продолжение таблицы Содержимое ячейки ПЗУ 01010 ххххх О 013Адрес 01100 ххххх 01101 00000 ххххх 01110 00001 00010 10000 00011 ххххх ххххх 10001 00100 10030 00101 1001 00110 ххххх ххххх 10100 00111 10101 01000 ххххх ххххх 10110 01001 10111 000000 00000 000010 000011 000100 000101 00010 00013001000 001001 001010 001011 001300 ,001101 001110 001111 010000 010001 010010 010011 010100 Содержимое ячейки ПЗУ ххххх ххххх ххххх ххххх ххххх 011000 01003 011010 011011 011100 011101 011110 011111 100000 100003 100010 10003.1 100100 10010 100110 100113 1 О 1000 103001 101010 10101 1 101100 101101 103110 10311 ххххх ххххх ххххх ххххх 01111 ххххх ххххх ххххх ххххх ххххх13 1264306Продолжение таблицыР Содержимое ячейки ПЗУ Адрес 110000 110001 11 0010 11001 1 ххххх 11000 ххххх 11001 15В 16-м такте по сигналу 45 блока , 26 управления номер зоны переписывается в адресный регистр 79, Необходимость введения этого регистра продиктована следующим. Реализация гото-. вого к исполнению элементарного фильтра начинается в 1-м такте следующего цикла, в 9-м такте того же цикла в адресный регистр 78 необходимо принять начальный адрес (номер зони) следующего готового к исполнению элементарного фильтра. Таким образом, нынешний код не сохраняется до конца операции чтения из блока 66 памятивходных отсчетов В 16-м такте на30установочный вход адресного счетчика 71 поступает сигнал 45 обнуленияиз блока 26 управления, В 17-мтакте нулевое состояние счетчика 71принимается по импульсу синхросерии48 в адресный регистр 77, выходы которого соединены с пятью младшимиразрядами адреса блока 67 памяти адресов, по этому же импульсу содержи"мое счетчика увеличивается на единицу. Считанный по этому адресу изблока 67 памяти адресов код ( М )последующему импульсу синхросерии 48принимается в адресный регистр 80,одновременно новое состояние счетчика 71 принимается в адресный регистр77, В последней четверти 17-го тактапо сигналам 43 и 44 адресный коммутатор 85 коммутирует выход регистра 80с входом адресного регистра 81 и поимпульсу синхросерии 49 код с М) вначале 17-го такта принимается.в регистр 81. Таким образом; перечисленные элементы образуют некоторый"конвейер", подающий коды на младшиеадресные входы блока 66 памяти вход-ных отсчетов.Входной отсчет, считанный из бло ка 66 памяти входных отсчетов по адесу сЫ,ъ - Х;, по импульсу синхросерии 54 принимается в регистр 87, 0 дновременно по следующему импульсу синхросерии 49 в регистр 81 принимается адрес с, , В начале 2-го так- та считанное по адресу(М,из блока 66 памяти входных отсчетов число Х по импульсу синхросерии 53 принимается в регистр 86, Значения отсчетов Х, и Хсуммируются сумматором 68 и по импульсу синхросерии 53 сформированная сумма Х, . Х принимается на вход, умножителя 69. По этому же сигналу на другой вход умножителя 68 принимается считанное из блока 73 постоянной памяти коэффициентов значение коэффициента Ь Адресный вход блока .73 постоянной памяти коэйАициентов соединен с выходом адресного счетчика 72, на счетный вход которого по-ступает синхросария 54 из блока 26 управления, В 1-м такте каждого цикла адресный счетчик 72 по сигналу 52 блока управления 26 устанавливается в ноль, В каждом такте состояние счетчика 72 увеличивается на единицу1 обеспечивая последовательное считывание из блока 73 памяти значений 3 боковых и 1 центрального коэффициентов, В этом же такте на вход управления накоплением умножителя 68 поступает сигнал 52 блока 26 управления, запрещающий накопление, поэтому во 2-м такте в выходной регистр умно. жителя применяется произведение Ь ( +,( Х, Х ). В этом же такте по импульсу синхросерии 54 в регистр 87 принимается значение входного отсчета Х 5, считанного по адресу (М изь блока 66 памяти входных отсчетов.В 3-м такте по импульсу синхросерии 53 в регистр 86 принимается значение входного отсчета Х 7, считанного по адресу сЫ,. Значения Х и Х суммируются сумматором 68 и по импульсу синхросерии 54 принимаются в 3-м такте на вход умножителя 69, одновременно на его другой вход принимается коэффициент 1 , Умножитель 69 формирует произведение 11,( х + Х, ) и суммирует его с ранее накопленным произведением Ь,( Х, + Х ). Аналогично устройство работает до14-го такта включительно. В 15-мтакте на установочный вход регистра86 из блока 26 управления поступаетсигнал 55, устанавливающий его в ноль.Поэтому в 15-м такте по импульсусинхросерии 59 на вход умножителя 69 принимается сумма у+ О, на его другой вход принимается центральный коэффициент Ь , формируется произведение 1 м и суммируется с накопгб юленной ранее суммой. Таким образом, к середине 16-го такта в выходном регистре умножителя 69 сформирован результат вычислений исполняемого элементарного фильтра. Теперь необхо. 10 димо записать его в зону блока 66 памяти входных отсчетов, соответствующую элементарному Фильтру, следующему за дайным, Кроме того, необходимо в зону блока 66 памяти входных от счетов соответствующую нулевому фильтру, записать отсчет, поступивший на вход устройства.Рассмотрим процесс формирования20адресов для указанных записеи, Какуже было показано при описании Формирования цепочки исполняемых элементарных Фильтров, в 9-м тактейредыдущего цикла на счетчике 4 адре-25са сформирован номер элементарногофильтра, исполняемого в данном цикле,Этот номер, с одной стороны, занесенв адресный счетчик 70, а из него вадресный регистр 75, с другой стороны, он поступает на адресные входыузла 64 памяти признаков и узла 65памяти начальных адресов. В 19-мтакте, как при формировании цепочкиисполняемых элементарных фильтров,содержимое счетчика 4 адресов увеличено на единицу для модификации признаков элементарного фильтра, следующего за готовым, одновременно посигналу 31 блока 26 управления изузла 65 памяти начальных адресов счи тан адрес, по которому последний разосуществлялась запись в зону блока 66памяти входных отсчетов, соответствующую данному элементарному фильтру.В 11-м такте по сигналу 38 блока 26 15управления этот адрес принимаетсяв счетчик 68 модификации, в 12-м такте его значение увеличивается на единицу и записывается по сигналу 31 вузел 65 памяти начальных адресов и по 50сигналу 51 блока 26 управления - вадресный регистр 84. Во втором тактетекущего цикла вычислений содержимоерегистра 83 по сигналу 52 блока 26управления переписывается в адресный 65регистр 84, Необходимость введенияэтого регистра продиктована следунщим,Запись в блок 66 памяти входныхотсчетов по адресу, хранящемуся в адресном регистре 83, выполняется в17-м такте следующего цикла, В то же время в 12-м такте следующего никла в адресный регистр 83 необходимо принять новый код из блока 13 модификации команд, В 17-м такте по сигналам 43 и 44 блока 26 управления (диаграммы на Фиг,6) адресный коммутатор 85 коммутирует выход регистра 84 на вход регистра 81 и по сигналу 49 блока 26 управления шесть младших разрядов адреса для записи результата исполняемого Фильтра в зону блока 66 памяти входных отсчетов, соответствующую следующему фильтру, принимаются в адресный регистр 81, Значение старших четырех разрядов адреса Формируется следующим образом, В 9-м такте предыдущего цикла номер исполняемого в текущем цикле элементарного фильтра принят в адресный счетчик 70 и к началу 1-го такта текущего цикла принят в адресный регистр 75, В 3-и такте текущего цикла по сигналу 41 блока 26 управления содержимое счетчика 70 увеличивается на единицу, полученный номер элементарного фильтра, следующего за исполняемым, по сигналу 42 блока 26 управления принимается в адресный регистр 74, В последней четверти 16-го такта текущего цикла по сигналу 43 блока 26 управления (диаграммы на фиг.б) адресный коммутатор 76 коммутирует выход регистра 74 на вход регистра 75 и по сигналу 46 блока 26 управления номер зоны блока 66 памяти входных отсчетов, в которую необходимо записать вычисленный в текущем цикле результат, принимается в адресный регистр 75. По сигналу 47 блока 26 управления (диаграммы на фиг.6) этот результат записывается в блок 66,памяти входных отсчетов, Запись отсчета, поступающего на вход .устройства от аналого-цифрового преобразователя, в зону блока 66 памяти входных отсчетов, соответствующего нулевому элементарному фильтру, осуществляется в 16-м такте. С этой целью по сигналу 45 блока 26 управления адресный регистр устанавливается в ноль. С другой стороны, как было показано при описании Формирования цепочки 1элементарных фильтров, в 13-м такте каждого цикла счетчик 4 адреса уст