Устройство для ввода информации

(5) 1 р 01, 2 АНИЕ ИЗОБРЕТЕНИЯ СТВУ АН БСС тво ССС О, 1987. РМААИ атике и ыть исые сред- альной ся к авто и может оцессор многока ОСУДАРСТВЕ ННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР К АВТОРСКОМУ СВИД(54) УСТРОЙСТВО ДЛЯ ВВЦИИ(57) Изобретение относитвычислительной техникепользовано для ввода в прства обработки данных Устройство относится к автоматике и вычислительной технике и может быть использовано для ввода в процессорные средства обработки данных многоканальной информации, накапливаемой во время проведения сложных экспериментов,Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения циклического вывода соответствующих данных.На фиг. 1 приведена структурная схема устройства; на фиг. 2 приведена временная диаграмма его работы.Устройство содержит блок формирова-. телей 1, одновибратор 2, первый элемент НЕ 3, первый элемент И 4, первый 5 и второй 6 переключатели, дешифратор 7, счетчик каналов 8, второй элемент И 9, блок выбора информации 10, блок управления 11; триггер 12, третий элемент И 13, блок памяти 14, элемент ИЛИ 15, второй элемент НЕ 16,информации, накапливаемой во время проведения сложных экспериментов. Целью изобретения является расширение функциональных возможностей устройства за счет обеспечения циклического вывода соответствующих данных, Устройство содержит блок формирователей 1, одновибратор 2, первый элемент НЕ 3, первый элемент И 4, первый 5 и второй 6 переключатели, дешифратор 7, счетчик каналов 8, второй элемент И 9, блок выбора информации 10, блок управления 11, триггер 12,.третий элемент И 13, блок памяти 14, элемент ИЛИ 15, второй 16 и третий 17 элементы НЕ, схему сравнения 18, регистр адреса 19, счетчик адреса,20. 2 ил,третий элемент НЕ 17, схему сравнения 18регистр адреса 19 и счетчик адреса 20.Устройство работает следующим образом,На информационные входы устройства 4 поступает многоканальная информация, ЬЭ представленная в формате кадровой структуры. Кадровая структура информации - зто в последовательность параллельных двоичных кодов, поступающих по раздельным . р входным каналам. Каждый двоичный код соответствует конкретному входному каналу, синхронизация которого осуществляется ф сигналом синхронизации ТС, Сигнал кадро- - ф вой синхронизации КС синхронизирует последовательность двоичных кодов и их сигналов ТС в соответствии с числом каналов. КС поступает на вход устройства одновременно с первым сигналом ТС, т;е. в канал, в котором находится информация первого измерительного сигнала,10 15 20 25 30 35 40 55 С приходом сигнала КС счетчик каналов 8 устанавливается в ноль, а первым задержанным одновибратором 2 сигналом ТС устанавливается в единичное состояние и до прихода следующего КС сигнала счетчик 8 подсчитывает сигналы ТС, Дешифратором 7 формируются единичные и десятичные состояния счетчика 8, с которых переключателями 5 и 6 выбирается любой из номеров каналов, например 1-й канал 64-х канального информационного кадра. В этом случае по 1-у каналу и поступает в устройство информация, характеризующая то внешнее , воздействие, отклики которого в течение времени 12-11 (см, фиг. 2) присутствуют на входах всех остальных, задействованных в реальных экспериментах и испытаниях первичных преобразователях Время (12 - т 1), во время которого имеет место воздействие, сопровождается сигналом готовности со входа "ГОТ" устройства. С выхода первого элемента НЕЗ сигналГОТ" разрешаетсинхросигналу выбранного 1-го канала проходить через второй элемент И 9 (в, д, М 4) на управляющий вход схемы выбора информации 10, на информационных входах которой и находятся в это время коды сигналов с 1-го канала. Данные с 1-го канала поступаютсоответственно через схему 10,на дополнительные выходы устройства и на информационные входы блока памяти 14 (в,д. М 6,7). На разрешающий запись вход блока памяти 14 при наличии сигнала "ГОТ" с блока управления 11 поступает сигнал, разрешающий запись, а на тактовый вход блока памяти поступает в это время сигнал ТС 1-го канала (в,д. М 12), по которому информация с 1-го канала заносится в блок памяти 14. Разрешение на поступление тактового сигнала на вход блока памяти формируется триггером 12 (в.д, М 10) и элементом И 13. Для этого блоком управления 11 по переднему фронту сигнала "ГОТ" (время 1) вырабатывается сигнал (в.д. М 8), устанавливающий триггер 12 в единичное состояние, которое сохраняется до окончания сигнала "ГОТ", когда блоком 11 по заднему фронту сигнала вырабатывается сигнал (в.д, М 9), устанавливающий триггер 12 в нулевое состояние.Таким образом, за время (12-11) все поступившие на вход коды 1-го канала будут занесены через блок 10 в блок памяти 14, а также будут находиться и на дополнительном выходе устройства. В то же время (т 2 - 1) все сигналы ТС 1-го канала будут подсчитываться счетчиком адреса 20, который устанавливается в начальное ну евое состояние сигналом, вырабатываемым блоком управления 11 по началу сигналаГОТ" (поступая в блок 20 через элементы ИЛИ 15, в. д, ЬЬ 13). В моментика, когда время существования сигнала "ГОТ" заканчивается, триггер 12 запрещает поступление тактовых сигналов на блок памяти 14, а по сигналу с блока управления 11 (в. д. Ф 9) информация со счетчика адреса 20 заносится в регистр адреса 19, а счетчик адреса 20 устанавливается в исходное состояние для очередного подсчета сигналов ТС 1-го канала (в,д. М 14). В следующем цикле подсчета сигналов ТС 1-го канала блоком 20 сигналы ТС 1-го канала уже не будут поступать на тактовый вход блока памяти 14, так как триггер 12 будет находиться в нулевом состоянии (сигналГОТ" закойчился). Выходные состояния счетчика адреса 20 поступают на адресные входы блока памяти 14, по которым при наличии сигнала ГОТ" (разрешение записи на управляющем входе блока 14) в блок памяти заносились коды с 1-го канала, а при отсутствии сигнала "ГОТ" (разрешение чтения на управляющем входе блока 14)с блока памяти в соответствии с адресами с блока 20 информация поступает на дополнительный выход устройства, т.е. на дополнительный выход устройства непрерывно поступает код с 1-го канала в соответствии с циклом времени (тг - т 1). Окончание вывода очередного цикла данных 1-го канала с блока памяти 14 закончится тогда, когда занесенное по окончанию сигналаГОТ" содержимое блока 20 в регистр адреса 19 сравнится с текущим значением на выходе блока 20, что осуществляется элементом сравнения 18, на выходе которого в момент сравнения вырабатывается сигнал (в,д. М 16, 17), устанавливающий каждый раз счетчик адреса в начальное. исходное состояние. Так будет происходить до тех пор, пока на вход устройства не поступит следующий сигнал ГОТ".Формула изобретения Устройство для ввода информации, содержащее блок формирователей информационные выходы которого являются информационными выходами устройства, одновибратор, элемент ИЛИ, первый, второй и третий элементы И, первый и второй переключатели, дешифратор и счетчик каналов,выходы которого соединены с входами дешифратора, выходы которого соединены соответственно с входами первого и второго переключателей, выходы которых соединены соответственно с первым и вторым входами первого элемента И,от л и ча ю щ е ес я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения циклического вывода соответствующих данных, в устройство введеныпервый, второй и третий элементы НЕ; блок выбора информации, блок управления, триггер,схема сравнения, регистр адреса и счетчик адреса, причем информационные входы устройства соединены с входами блока выбора информации и блока формирователей, вход кадровой синхронизации которого соединен с входом кадровой синхронизации устройства и входом сброса счетчика каналов, тактовый вход которого соединен с входом разрешения блока формирователей и выходом одновибратора, вход которого является входом тактовой синхронизации устройства, вход сигнала готовности устройства соединен с входом блока управления и входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента И, вторым входом третьего элемента И и счетным входом счетчика адреса, а выход соединен с управляющим входом блока выбора информации, выходы которого являются дополнительными информационными выходами устройства и соединены с информационными входдми и выходами блока, памяти, адресные вхо.ды которого соединены с первой группой входов схемы сравнения, выходами счетчи ка адреса и входами регистра адреса, выходы которого соединены со второй группой входов схемы сравнения, выход которой соединен с входом третьего элемента НЕ, в.,- ход которого соединен с третьим входом 10 элемента ИЛИ, выход которого соединен свходом сброса счетчика адреса, а первый вход соединен с входом сброса триггера, вторым входом блока управления, тактовы,; входом регистра адреса и входом второго 15 элемента НЕ, выход которого соединен свходом разрешения регистра адреса, вход сброса которого соединен с первым выходом блока управления, вторым входом элемента ИЛИ и входом установки триггера, 20 выход которогосоединен с первым входомтретьего элемента И, выход которого соеди-.нен с тактовым входом блока памяти, вход разрешения записи которого соединен с у ретьим выходом блока управления.1727118 Составитель А.АлексеевРедактор В.фельдман Техред М,Моргентал Корректор Т,Малец Производственно-издательский комбинат "Патент", г, Ужгор Гагарина, 101 каз 1219 ВНИИПИ Тираж Подписноедарственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб 4/5