Цифроаналоговый преобразователь

(19) 01) 1682 0 бб С 1.Г Л ЯЧ 11ИЗОБРЕТВИДЕТЕЛЬСТВ У ИСА СНОМ А ЛЬ сли СУДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР В 864548, кл. Н 03 К 13/02, 1981.Авторское свидетельство СССР У 953721, кл. Н 03 К 13(02, 1982. (54) ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕ (57) Изобретение относится к вычи тельной и измерительной технике и может быть использовано для преобра зования цифровых величин в аналоговые. Изобретение позволяет повысить точность цифроаналогового преобразования за счет использования избыточных-измерительных кодов 1,ИИК) и введения блока элементов И, блока элементов ИЛИ, блока определения зн ка кода, блока адресации, второгои третьего регистров, дополнительного цйфроаналогового преобразователя, блока сравнения и блока сверткиразвертки кодов, Основной и дополнительный цифроаналоговые преобразователи (/ЦАП) выполнены на основеИИК, что позволяет обеспечить работуустройства в двух режимах-поверкии непосредственного преобразования,при этом в режиме поверки определяются коды реальных весов "неточных"старших разрядов основного ЦАП,последовательно от младшего из "неточных" разрядов к старшему и записываются в блок памяти. В режиме .преобразования входной код преобразуется в рабочий код, учитывающий ре-; каффальные веса разрядов основного ЦАП, Скоторый используется для формирования выходного сигнала. 2 з.п. ф-лы, Я10 ил.19 20В родоляение табл. 8 1216829 ТакОпеСодержимое блока ты ра- ЦКЯ Вес раэрядов 21 13 8 5 3 2 1 1О 0 0 0 0 О 0 0 1 б - 5 0 О 0 0 0 0 1 07 О 0 0 0 0 1 0 0 5 0 0 0 0 0 0 1 0 7 О О О 0 0 0 0 1 7 - 5 О .0 0 0 0 О 1 07 0 0 О 0 0 0 1 0 5 0 0 0 0 0 0 0 0,Я У Составитель В.Першиковова Техред Т.Дубинчак Корректор Подписноео,комитета СССРий и открытийская наб., д.4/ Тираж 818 ВНИИПИ Государственно по делам изобретен3035, Москва, Ж, Рауш г.ужгород, ул,Проектная,4хР - х - 1 = О,(4) 1 12Изобретение относится к областивычислительной и измерительной техники и может быть использовано для преобразования величины в аналоговые.Цель изобретения - повышение точности цифроаналогового преобразования.На Фиг.1 приведена структурная схема цифроаналогового преобразования; на фиг,2 - Функциональная схема блока адресации; на фиг.3 - функциональная схема блока определения знака кода; на фиг.4 - блок-схема алгоритма суммирования кодов; на фиг.5 - вычитания кодов; на Фиг.б - 9 - блок-схема алгоритма работы блока управления; на фиг,10 - функциональная схема блока управления.Цифроаналоговый преобразователь (фиг.1 содержит входные шины 1, цифровой коммутатор 2 (ЦК), первый регистр 3 ( РГ 1), блок 4 элементов И ( БЗ И), блок 5 свертки-развертки кода (БСРК ), блок 6 элементов ИЛИ (БЗ ИЛИ), блок 7 развертки кода (БРК), блок 8 определения знака кода (БОЗ), блок 9 памяти (БП), блок 10 адресации ( БА), .блок 11 управления (БУ, второй регистр 12 (РГ 2), дополнительный цифроаналоговый преобразователь 13 (ДЦАП), блок 14 сравнения (БС), основной цифроаналоговый преобразователь 15 (ОЦАП) третий регистр 16 ( РГЗ), выходную шину 17 цифроаналогового преобразователя.Блок 10 имеет управляющие входы 18 и выходы 19. Блок 8 имеет входы 20 и выход 21. Блок 11 управления имеет первый выход 22, второй выход 23, третьи выходы 24, четвертый выход 25, пятые выходы 26, шестые выходы 27, седьмые выходы 28, вось- мые выходы 29, первые входы 30, второй вход 31, третий вход 32, четвертый вход 33, Блок 10 адресации ( фиг.2) может быть выполнен на первом и втором счетчиках 34 и 35 и цифровом коммутаторе Зб. Блок 8 определения знака кода ( Фиг.З) может быть выполнен на элементе ИЛИ-НЕ, имеющем П -входов, где И - число разрядов преобразуемого кода. Блок11 управления выполнен на первом и втором регистрах 37 и 38, генераторе 39 тактовых импульсов, постоянном запоминающем устройстве 40, програ - мирование которого осуществляется 16829 24в соответствии с блок-схемой алгоритма ( Фиг.б - 9) работы блокауправления,Цифроаналоговые преобразователи13 и 15 должны быть выполнены наоснове избыточных кодов с иррациональными основаниями. Наличие в разрядах таких преобразователей отклонений от требуемых значений в опре 10 деленных пределах не приводит кразрывам в выходной характеристике.При реализации же ЦАП на основенеизбыточного двоичного кода с разрядами, неточно соответствующими15 требуемым значениям, выходная характеристика цифроаналогового преоб-.разователя претерпевает разрывы.К кодам с иррациональным основанием относятсяр-коды Фибоначчи икоды золотой р-пропорции.В коде Фибоначчи любое натуральноечисло Л" можно представить в видеН ч:аеюр(е),25Е:1где р=1,2,3 - параметр кода;- разрядность представлениячисла И в р-коде Фибоначчи;О - двоичная цифра в Г -мЗО разряде кода;1 р(Е) - вес Г -го РазРЯДа, Равный1.-му р-числу Фибоначчи,причем Г-е число Фибоначчи вычисляется по следующей рекурентной формуле35 О приЕсв 1 при 0=0ГрЫ-)+р(-о-) при Г)о 40В коде "золотой" р-пропорции любое действительное число может бытьпредставлено в .видеФВ (3)7 - ,С. ер45оо где А - двоичная цифра;с( Р - вес 1-го разряда;Р = 12,3 - параметр кода,Чтобы определить вес 1-го разряда для различных параметров кода, необходимо решить уравнение которое является характеристическим уравнением полинома (3). Отношение соседних р-чисел Фибоначчи длябольших номеров также приближаетсяК 011216829 41 Я , - отклонение от требуемогозначения веса (ь -ай-горазряда;Я, Я - значение весов 1-го и (р+2)- го младших разрядов соответственно,Например для ЦАП, построенногона основе 1-го кода Фибоначчи ( вдальнейшем все примеры будут иллюст 10 рироваться для такого ЦАП), при И == 8 ио Я = 10% 1 Т 1 будет равно 2,посколькуЬ 01 = 1,3О,(табл. 1) .Пбсле изготовления предлагаемого15 ЦАП измеряются реальные веса "точных" разрядов, их кодовые эквивален",ты записываются в блок 9 памяти и вдальнейшем используются для коррекции. Определение кодов реальных20 весов неточных" разрядов произвоцится в режиме поверки и осуществляьтся последовательно от младшего иэ"неточных разрядов к старшему.При этом вспомогательный ЦАП 1325 генерирует ступенчато нарастающийаналоговый сигнал А, число уровнейкоторого соответствует числу "неточных" разрядов основного ЦАП 15.Определение реального веса каждого "неточного" разряда производитсяза два цикла. В первом цикле происходит преобразование 1 -й ступенисигнала А, поступающего на второй1вход блока 14 сравнения, в код КПри этом на первый вход блока 14поступает компенсирующий аналого"вый сигнал А 1,е , формирующийся навыходе ЦАП 15,По команде из блока 11 управлениястарший разряд третьего регистра 1640устанавливается в единичное состояние. На выходе ЦАП 15 при этом.появится аналоговый сигнал А 11, равныивесу старшего разрядай, . С помощьюблока 14 производится сравнение45величин аналоговых сигналов А" и А 11.Выходной сигналблока 14 удовлетворяет условию Характерной особенностью данных кодов является неоднозначность представления цифровой информации, т.е. одному результирующему числу может ставиться в соответствие определенное количество разных кодовых комбинаций, Для р-кодов существует единственная минимальная форма представления цифровой величины, т.е. после каждой значащей единицы в кодовой комбинации следует не менее 0-нулей. Переход от минимальной формы к неминимальной осуществляется с помощью операции развертки кода, которая заключается в замене единицы в Р -м разряде на единицы в (Г -1) -м и Е-р-Ц - .м разрядах. Операция свертки является обратной операцией развертки. Данные операции не изменяют результирующего значения эквивалента, представляемого кодовой комбинацией, а изменяют лишь форму представления самой кодовой комбинации. В этом заключается неоднозначность представления цифровой информации в данных кодах.(6) 55 Устройство работает в двух режимах: в режиме поверки и в режиме непосредственного преобразования входного кода с иррациональными основаниями в аналоговую величину. Поверка преобразователя осуществляется на основе сравнения различных кодовых представлений, соответствующих одному и тому же значению аналоговой величины.В режиме поверки производится определение кодов реальных весов разрядов основного ЦАП 15, причем11 его разряды делятся на группу неточных" (старших) разрядов и на группу "точных" 1(младших) разрядов, Такой подход справедлив для формирования весов разрядов ЦАП с одинаковой относительной погрешностью оЯ . В этом случае абсолютные отклонения 6 Я от требуемых значений ЯЕ тле для старших разрядов будут большими, а для младших - малыми. Поэтому определение кодов реальных весов разрядов производится только для группы из ь старших разрядов. Значение ме определяется из условия й 6 0.-т,+ 6 Ор.з (5) где Н - количество разрядов основного ЦАП 15; 0, если А ( А 1 е,"е 1, если А)АКе Если в результате сравнения Ч,=1, то 11 -й разряд в третьем регистр ре 16 остается в единичном состоянии. Далее происходит включение следующегоь -11 -го разряда. При этом компенсирующий аналоговый сигнал А 1 г станет равным сумме величин Й и Я-, 1216829Если же У= О, топ-й разряд в регистре 16 сбрасывается в нулевое состояние и также включается следую. щий(П -1) -й разрядбри этом А,г = = Яи Далее производится сравнение аналоговых сигналов А и А . . Преобразование осуществляется, за п)1 этапов сравнения. Величина компенсирующего аналогового сигнала А ке на каждом этапе определяется4Д: У Я(71 (7)Е=1 15где 1 - выходной сигнал блока 14 наеЕ -м этапе;Я-- вес1 -1+1) -го разрядаЦАП 15.Причем блок 11 управления в первом .20 цикле выдает сигнал запрета на включение 1-го поверяемого разряда, По выходным сигналам блока 14 сравнения и с помощью блоков 3 - 1125 результат первого кодирования д -й ступени аналогового сигнала К вычисляется в блоке 5 по формуле3-1К:,; ое меЕ:1, Зо где О,Е двоичная цифра 1 -го разря)да, определяемая блоком 14;11 Е - код реального веса Г -горазряда, хранящийся вблоке 9 памяти, 35 Вычисление суммыс)еМЕ проГ:1Щисходит следующим образом.Если блок 14 сравнения в процессе поразрядного уравновешивания вырабатывает сигнал, оставляющий Г-й разряд ЦАП 15 включенным (У Е = 1), то код реального веса Е.-го разряда ,НЕ переписывается из блока 9 памяти в блок 7 развертки кода, выполняющего в данном процессе функции регистра, и суммируется с содержимым бло 50 ка 5 свертки-развертки кода (содержимое блока 5 при Е = 1 является нулевым). Операция. суммирования осуществяяется следующим образом. При наличии для каждого разряда выходного сигнала с блока 6 элементов55 ИЛИ и отсутствии сигнала с блока 4 элементов И в данный разряд блока 5 свертки-развертки кода записывается единица и происходит операцияприведения кода к минимальной форме1 свертка) . Если при этом содержимоеблока 7 станет нулевым, блок 8 определения знака выработает сигнал,который явится признаком окончаниясуммирования, иначе в блоке 5 происходит один такт развертки кодаи аналогичное суммирование кодовыхкомбинаций, находящихся в блоках 5и 7, Блок-схема алгоритма выполнения операции суммирования представлена на фиг.4. Пример выполненияоперации суммирования приведен втабл.2. После появления гризнака окончания операции суммирования в обнуленный блок 7 из блока 9 памяти переписывается код реального веса следующего значащего 1 оставленноговключенным по результату опроса блока 14) разряда. Операция суммирова-ния.повторяется для всех значащихразрядов кода К . Результат образу-3ется в блоке 5.Во втором цикле производится повторное уравновешивание 1 -й ступенианалогового сигнала Аблоками 116, причем запрет включения ) -гоповеряемого разряда не происходит.Код К второго результата уравновешивания получается последовательным вычитанием из кода К , хранящегося в блоке 5 после первого циклареальных весов разрядов МЕ, оставленных включенными в результате по.вгорного кодирования,Выполнение операции вычитанияпроизводится путем развертки кодовыхкомбинаций в блоке 5 свертки-развертки кода и блоке 7 развертки кода иустановки в нулевое состояние совпадающих значащих разрядов кодов. Указанный процесс происходит до появления нулевой кодовой комбинации,хотя бы н одном из блоков развертки.Признаком появления нулевой кодовойкомбинации является отсутствие сигналов совпадений значащих разрядовкодов, поступающих с выхода блока4 элементов И, По окончании вычитания производится операция суммирова ния для переписи результатов в блок 5 и приведения его к минимальной форме.Блок-схема алгоритма выполненияоперации вычитания представя;.на на7 1216829 8 фиг 5. Пример выполнения операции поступающими из вычитания для двух кодов Фибоначчи блок 7 развертки код приведен в табл,3. Установка совпа- начинается со старши дающих значащих разрядов в нулевое производится путем в состояние обозначается, ции вычитания над соТаким образом, код К второго 5 и 7. Определение р результата уравновешивания вычисляет- нения производится а ся в блоке 5 по формуле ния блока 7 блоком 8 1 О 15 20 25 30 режима поверки. 40 50 55 где 6 - двоичная цифра Р-го разряда, определяемая блоком 14 при повторном уравновешивании.Причем, так как с целью упрощения вычислений перед началом, режима самоповерки кодам реальных значений весов "неточных" разрядов присваивается нулевое значение в выражении (8) М,1 = О), то код К будет соответствовать коду реального значения веса 1-го разряда(й =К,1). Далее код М переписывается вблок 9 памяти. На этом. процесс определения кода реального значениявеса 1 -го разряда основного ЦАП 15заканчивается.Определение кодов реальных значений весов остальных неточных11 1разрядов происходит аналогично и сучетом ранее определенных кодов весов младших "неточйых" разрядов.После определения всех К режимповерки заканчивается.Пример определения веса 6-горазряда ЦАП при А = 16 показан втабл.5В табл.4 приведено начальное состояние блока 9 памяти.Итак, код Фибоначчи реальноговеса 6-го разряда равен 001010112. Содержимое блока 9 памятипосле определения Кприведено втабл.б.В режиме непосредственного преобразования входной код поступает навход 1 устройства, посредством блоков 2,3,4,5,6,7,8,9,10,11,15 и 16преобразуется в аналоговую величинуна выходе 17 устройства.Преобразование осуществляетсяследующим образом,Входной код К через цифровой ком-.муматор поступает в регистр.З, азатем в блок 5 свертки-развертки ,кода и сравнивается с кодами реальных весов разрядов основного ЦАП 15 блока .9 памяти ва. Сравнениех разрядов иыполнения операдержимым блоковезультата сравнализом состояопределения знака по окончании операции вычитания. Если содержимое блока 7 равно нулю ( входной код К больше кода реального веса Йр), то в регистре 1 б соответствующий Г-й разряд устанавливается в,единичное состояние, разность ( К - ОИ) , образован- ная в блоке 5; переписывается в регистр 3, и в дальнейшем сравнение происходит с этой разностью, Если содержимое блока 7 не равно нулю (код реального веса больше входного кода), то соответствующий разряд в регистре 16 включается и содержимое регистра 3 не изменяется.Процедура повторяется для всех кодов реальных весов, записанных в блоке 9. В результате в регистре 16 формируется рабочий код Кр.Пример преобразования входного кода К = 1001010,= 284 о в рабочий код Кр показан в табл.8.В табл.7 приведено содержимое блока 9 памяти после окончания После формирования рабочего кода К и поступления его на вход основного ЦАП 15 на выходе 17 устройства появляется аналоговая величина, значение которой соответствует входному коду. Формула изобретения 1. Цифроаналоговый преобразователь содержащий цифровой коммутатор, первый регистр, блок развертки кода, блок памяти, основной цифро-;. аналоговый преобразователь, выход которого является выходной шиной, блок управления, первый выход которого подключен к управляющему входу цифрового коммутатора, второй выход подключен к управляющему входу первого региста, третьи выходы подключены к соответствующим управляющим входам блка развертки кода, четвертый выход подключен к управ 9ьляющему входу блока памяти, о тл и ч а ю щ и й с я тем, что, сцелью повышения точности, введеныблок элементов И, блок элементовИЛИ, блок определения знака кода,блок адресации, второй и третийрегистры, дополнительный цифроаналоговый преобразователь, блок сравнейия, блок свертки-развертки кода, управляющие входы которого подключены к соответствующим пятым выходам блока управлениявыходы - к соответствующим информационным входам блока памяти, первым входам блока элементов И, первым входам блокаэлементов ИЛИ, первым информационным входам цифрового коммутатора, вторые информационные входы которогоявляются соответствующими входными шинами преобразователя, выходы подключены к соответствующим информационным входам первого регистра, выходы которого подключены к соответствующим первым информационным входам блока свертки-развертки кода, вторые информационные входы которого объединены с соответствующими первыми информационными входами блока развертки кода, соответствующими первыми входами блока управления и подклЮчены к соответствующим выходам блока элементов И, третьи информационные входы объединены с соответствующими вторыми информационными входами блока развертки кода и подключены к соответствующим выходам блока элементовИЛИ, вторые входы которого объединены с соответствующими вторыми входами блока элементов И, соответствующими входами блока определения знака кода и подключены к соответствующим выходам блока развертки кода, третьи информационные входы которого подключены к соответствующим выходамблокапамяти, входы адреса которого подключены к соответствующим выходам блока адресации, управляющиевходы которого подключены к соответ.- ствующим шестым выходам блока управления, второй вход которого подключен к выходу блока определения знакакода, седьмые выходы подключены ксоответствующим управляющим входамвторого регистра, выходы ка;арагоподключены к соответствующе входам216829 1 О 10 дополнительного цифроаналогового преобразователя, выход которого подключен к первому входу блока сравнения, второй вход которого подключен к выходу основного цифроаналогдвого преобразователя, выход подключен к третьему входу блока управления, четвертый вход которого является шиной Запуск , восьмые выходы подключены к соответствующими, управляющим входам третьего регистра, выходы которого подключены к соответствующим входам основногоцифроаналогового преобразователя.2. Преобразователь по п.1, о тл и ч а ю щ и й с я тем, что блокуправления выполнен на первом и втором регистрах, генераторе тактовыхимпульсов, постоянном запоминающемустройстве, входы с первого по девятый которого подключены к соответствующим выходам первого регистра,входы с десятого по+9, где К -число разрядов преобразуемого кода,являются первыми входами блока -управления, вход 1 + 1 О являетсявторым входом блока управления,вход Н+ 11 - третьимвходом блокауправления, выходы с первого по восемнадцатый подключены к соответствующим информационным входамвторого регистра, выходы с девятнадцатого по двадцать седьмой - к соответствующим информационным входампервого регистра, первый управляющий вход которого является четвертым входом блока управления, второйуправляющий вход подключен к прямому выходу генератора тактовых импульсов, инверсный выход которогоподключен к управляющему входувторого регистра, первый выход кото-рога является первым выходом блока управления, второй выход является вторым выходом блока управления, выходы с третьего по шестой являются пятыми выходами блока управления, седьмой и восьмой выходы - третьими его выходами, девятый выход является четвертым ега выходом, выходы с десятого па четырнадцатый являются шестыми его выходами, пятнадцатый и шестнадцатый выходы - седьмыми выходами, семнадцатый и восемнадцатый выходы - восьмыми выходами блока управления.г 1216829 Т а б л и ц а 1 Номер разряда Требуемый весразряда Реальный весразряда неточные точные" Таблица 2 омер разряда Но л ы,0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 1 1 1 5 0 зультат 5 О 0 Максимальноеотклонениеот требуемоговеса разрядадЯ при РЯ107 8 У 6 5 4 3 2 1 21 13 8 5 3 2 2,1 1,3 0,8 0,5 0,3 0,2 0,1 0,1 21+ 13+ Яф 5+ 3+ 2+1+ 112,1 1,3 0,8 0,5 0,3 0,2 0,1 0,1 а разрядов14Таблица 3 1216829 Номер разряда ТакБлок 4 Блок 8 7 6 5 4 3 2 1 ты Номер разряда Вес разряда 8 7 6 5 4 3 2 1 21 13 8 5 3 2 1 1 1 5 1 0 1 0 ОО 0 А 1Х .17 О О О 1 О О 1 О 5 1 0 0 1 4 0 1 4 7 0 0 0 0 1 0 1 0 0 0 0 00 02 5 1 О О 1 О О 1 О 7 О О О О О 1 О О 5 О 1 1 0 1 1 0 1.7 0 0 0 0 0 0 1 1 О 0 0 0 0 0 1 5 5 О 1 1 О 1 1 О О 7 О 0 0 0 0 О 1 05 0 1 1 0 1 0 1 .7 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 4 5 0 1 1 0 1 О 1 0 0 0 0 0 0 0 0 0 5 0 1 1 0 1 0 0 1 7 0 0 0 0 0 0 О 0 0 0 0 0 0 0 0 0 Результат О 1 1 О 1 О О 1 1 0 Таблица 4 5 Номерразряда Реальный вес разряда 12 Блок 9 0000000 0000000 0010000 0001000 0000100 0000010 0000001,21 13 3 2 1 ты 2 1 г Блок 1512 8 5 22 3 2 1 О О О О О О О О О О О О 0 2 0 О О О 0 О О 1 . О 0 О 0 О 0 0 3 О О 1 О 0 О 0 1 О О 1 0 О 0 0 4 О О 10 О ОО 1 О О 0 О О 5 О О 1 1 1 О. ОО 1 О О 1 0 0 6О 01 1О О О 1 О О 1 0 0 7 О 0 1 1 1 О 1 О О 1 О 0 1 О 0 8 О О 1 1. 1 О О О 1 О О 1 0 О К9 1 О О О О О 0 О О . 1 О О1 0 0 10 0 1 0 О О О ОО 0: О 3. 1 О О 11 О 1 1 0 О 0 О О О 1 О О 1 0 0 12 0 1 О 1 0 О О 0 О 1 0 0 1 О О 13 О 1 О 0 1 0 О 1 О 1 0 О О 0 О 14 О 1 О 01 О О О 1 О О О 0 0 15 О 1 О О 1 О 1 О О. 1 О 1 0 1 Та блица 6 Номерразряда Реальный весразряда 22 Блок 9 0000000 0010101 0010000 0001000 0000100 0000010 0000001