Устройство для контроля и диагностики цифровых узлов

(19) 51)5 С 06 16 УДАРСТВЕННЫЙ КОМИТЕТ ЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ П 1 НТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 54) УС ОСТИКИ вари ки блока управления; на фиг8 - ант выполнения микропрограммного управления, входящего в состав б управления; на фиг9 - таблица мещения информации в блоке памя соответствующая ей временная ди ма; на фиг, 10 - алгоритм работ ка управления; на фиг. 11 - вре диаграмма работы генератора импу сов, таблица преобразования перв дешифратора блока управления и т ца преобразования второго дешифр ра блока управления; на фиг, 12 мер выполнения блока терминаловУстройство (фиг, 1) содержит 1 терминалов, блок 2 ввода-выво первый 3, второй 4 и третий 5 ры и имеет 1 входов-выходов 6 .(к лов) для подключе нтактам ла а з т аграмы бло- менная ль- ого абли блок да,рег ана.про ния к ко(56) Авторское свидетельство СССРУ 1269137, кл. С 06 Р 11/00, 1986,Авторское свидетельство СССРВ 1295401, кл. С 06 Р 11/26, 1986Авторское свидетельство СССРУ 960825, кл. С 06 Р 11/16, 1982.( ТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАН ЦИФРОВЫХ УЗЛОВ(57) Изобретение относится к вычисл Изобретение относится к вычислительной технике и предназначено для тестового контроля и диагностики цифровых узлов, приборов, пультов и т.п.Цель изобретения - расширение области применения за счет обеспечения .проверки цифровых узлов с независи мой синхронизацией и произвольными начальными состояниями.На фиг, 1 изображена структурная схема устройства; на фиг2 - функциональная схема блока управления; на фиг. 3 - алгоритм генерации тест-наборов; на фиг. 4 - пример выполнения сигнатурного анализатора; на фиг.5 - пример выполнения блока индикации сигнатур; на фиг, 6 - пример выполнения элемента задержки; на фиг. 7 - пример выполнения группы триггеров установтельной технике и предназначено длятестового контроля и диагностики цифровых узлов, приборов, пультов и т,п,Целью изобретения является расширение области применения за счет обес"печения проверки цифровых узлов с независимой синхронизацией и произвольными начальными состояниями. С этойцелью в устройство, содержащее трирегистра, блок управления, сигнатурный анализатор, блок памяти,. 1 узловсравнения и 1 формирователей импульсов, введены четвертый и пятый регистры, 1 элементов И, блок индикации сигнатур, первый коммутатор, группа 1коммутаторов, элемент ИЛИ и селектор.1 зп. ф-лы, 12 ил,отмеченные единицей в соответствующем разряде регистра 13, так как уровень"Лог. 1" открывает соответствующийэлемент 14, Если информация на одномили нескольких заданных выходах конт 40 ролируемого узла не соответствует эта. лонному ответу, сигнал ошибки уровнем"Лог, 1" поступает через элемент 14,коммутатор 16, элемент 18 на инверс"ный вход элемента 36Если информацияна заданных выходах контролируемогоузла приняла значение,. соответствующее эталонному, на выходах всех элементов 14 появляется уровень "Лог. О",который через коммутатор 16 и элемент18 поступает на инверсный вход . элемента 36, устанавливая на его выходезначение "1". Эта ситуация говорит оготовности контролируемого узла, т.е,о том, что можно считывать информацию с остальных выходов, Уровень 45 0 55"Лог, 1" с выхода триггера 43 поступает через элемент 29 на вход регистра3, производя запись информации об чик 26. Далее блок 2 вырабатывает на втором выходе адрес, который, расшиф ровываясь дешифратором 31, вырабатывает строб на его одиннадцатом выходе, и данные, которые, расшифровываясь дешифратором 32, вырабатывают импульс на его первом выходе. Импульс с первого выхода дешифратора 32 поступает через элемент 30 на вход регистра 5, производя в него запись второго слова процедуры, т.е, выдавая воздействие на контролируемый узел и определяя эталонный ответ.Этот же импульс поступает на вход 15 триггера 37, устанавливая его в состояние "1", ."Лог.1" с выхода триггера 37 поступает на первый вход элемента 36, на второй вход которого поступа" ет строб дешифратора 32. Наличие "1" на первом входе и "О" на втором подготавливает элемент 36 к реакции на сигнал йпибки. "Лог. 1" с выхода триггера 37 поступает на управляющий вход коммутатора 16, разрешая прохождение 25 на выход сигналов с его информационного входа.Таким образом, устройство находится в состоянии ожидания кодовой комбинации, заданной вторым словом проце дуры, на выходных каналах контролируемого узла, заданных первым словом процедуры. Запуск устройства происходит по исчезновении ошибки. В формировании ошибки участвуют только каналы,ошибках со всех каналов контролируемого узла, В то же время уровень "Лог. 1" с выхода элемента 36 поступает через триггер 34 на первый вход триггера 38, .устанавливая его в состояние "1", что является сигналом в блок 2.Получив сигнал, блок 2 сбрасывает триггеры 37 и 38, чем обеспечивает подключение к выходам коммутатора 16 сигналов со второй группы его входов и снятие сигнала с выхода триггера 38, Затем блок 2 адресует блок 11 памяти путем загрузки кода адреса третьего слова процедуры в счетчик 26. Далее блок 2, вырабатывая соответствующий адрес и данные, записывает информацию третьего слова процедуры в регистр 13, Информация третьего слова процедуры определяет, с каких каналов контролируемого узла (отмечены "О" в соответствующем разряде) будет производиться чтение ответа, Регистр 13 производит управление коммутаторами 171 аналогично выполнению процедуры маска", Затем блок 2 переходит к анализу состояния блока 9 путем чтения четвертого входа коммутатора 28. При наличии ошибки ("1", на четвертом входе) блок 2 в зависимости от режима либо переходит к чтению третьего и первого входов коммутатора 28 и выдачи сообщения на устроиство 23, либо к выполнению следукщей процедуры. Прн отсутствии ошибки устройство переходит к выполнению следующей процедуры.Процедура "асинхронный режим выполняется аналогично процедуре "асинхронный режим с выборочным контролем" с той лишь разницей, что информация в .третьем слоне процедуры "асинхронный режим" представляет собой все "О", т,е, анализ ошибок производится по всем каналам.Процедура "контроль е-состояния" выполняется следующим образом. Блок 2 загружает в счетчик 26 адрес первого слова процедуры. Информация первого слова соответствует информации последней присутствующей в программе проверки процедуры "коммутация", с той лищь разницей, что выводы контролируемого узла, находящиеся в я-состоянии, отмечаются "О".Далее блок 2 устанавливает адрес и данные. Адрес, расшифровываясь дешифратором 31, вырабатывает сигнал на его одиннадцатом выходе, стробируя де.20 шифратор 32. На второй вход дешифратора 32 поступают данные, которые, расшифровываясь, вырабатывают на его втором выходе импульс записи в регистр 4, Таким образом, производится комму 5 тация каналон 6, которые электрически связаны с выводами контролируемого узла, находящимися в третьем состоянии, как выходов устройства, 1 ОПоследующие дна слова процедуры представляют собой две процедур, "тест-набор". Информация в двух словах одинакова, за исключением каналов 6, на которых необходимо контролировать г-состояние. На данных каналах в первом режиме "тест-набор" информация имеет значение "1", во втором режиме "тест-набор" - "0", Таким образом, на выводах объекта контроля, на которых контролируется г-состояние, последовательно подается значение "1" и "0". Если указанные выводыконтролируемого узла находятся н г-состоянии, то ошибок не возникает,После выполнения процедуры коммутация восстанавливается в соответствии с последней присутствующей н программе проверки процедурой "коммутации".Диагностика контролируемого цифро ного узла значительно упрощается в связи с наличием в устройстве: выхода 20 синхронизации;сигнатурного анализатора 1 О и блока 15 индккацни сигнатур.В процессе поиска неисправности в контролируемом цифровом узле часто возникает необходимость увидеть на ос. циллографе определенный фрагмент программы проверки в определенной точке схемы контролируемого узла. Для это го оператор должен задать режим "циклической проверки без анализа ошибки" и номер того кадра, который необходимо увидеть на осциллографе. Набранный оператором номер кадра поступает в 45 блок 2, который записывает его в регистр 33 блока 9 путем выработки на втором выходе адреса и данных. Данные представляют собой двоичный код набранного оператором номера кадра, который поступает на информационный вход регистра 33, Адрес .представляет собой двоичный код, который, расшифровываясь дешифратором 31, вйрабатывает импульс на десятом выходе дешифратора 31, поступающий на,.синхровход регистра 33. Таким образом. происходит запись номера кадра в регистр 33.:,С выхода регистра 33 код номера кадра поступает на второй вход узла 25 сравнения, на первый вход которого посту- пает код номера кадра с выхода счетчика 26. При достижении счетчиком26 значения кода, записанного в регистр 33, на выходе узла 25 сравнения появляется сигнал (выход 20), который : целесообразно подавать на вход внешней синхронизации осциллографа.Наиболее эффективным средством дляпоиска неисправности контролируемого узла является сигнатурный .анализатор,Проведя режим контроля и определив канал (каналы), на которых присутствуют ошибки, оператор задает режим "циклической проверки беэ анализа ошибки",Подключив вход 21 к соответствующему(ошибочному) выходу контролируемогоузла, оператор убеждается в несоответствии сигнатуры эталонной (сигнатурыдолжны быть предварительно сняты с исправного узла). Затем, подключая вход 21 к соответствующим точкам контролируемого узла (двигаясь по схепе от выхода ко входу), оператор определяет неисправный элемент, т.е. элемент, на входах которого сигнатуры истинны, на выходах - нет. Управление работой сигнатурного анализатора происходит таким образом, что запись информации в анализатор 10 производится на тех участках программы проверки, где все выходные каналы контролируемого узла имеют определенное значение. Управление работой сигнатурного анализатора осуществляется следующим образом, В исходном состоянии регистр анализатора 10 (фиг.4) и регистр блока 15 индикации сигнатур (фиг. 5) сброшены (цепи сброса не показаны).При появлении н программе проверки процедуртест-набор" или "асинхронный режим" блок 2 перед началом загрузки параметров процедуры в блок 9разрешает запись информации н анализатор 10 путем установки триггера 43, в состояние "1". Установка регистра 49 в состояние "1" производится следую-. щим образом. Блок 2 на выходах устанавливает адрес и данные. Адрес, расшифровываясь дешифратором 31, вырабатывает импульс на его девятом выходе, который поступает на синхровход триггера 43. В это время на информационном входе триггера 43 присутствуетуровень "Лог. 1", т.е. один из разрядов (допустим, первый) данных. Уровеньлогической единицы с выхода триггера 43 поступает на двенадцатый выход блока 9 и далее на первый вход селектора 19, разрешая поступление импульсов записи в регистр 3 на тактовый вход регистра 47 анализатора 10, Таким.образом, запись информации в регистр 47 производится синхронно с записью в регистр 3. По окончании выполнения ука занных процедур в триггер 43 записывав юфется О, запрещая прохождение импульсов через селектор 19. Таким образом состояние триггера 43 определяет "ок 1ио,. в котором разрешается запись 15 информации в анализатор 1По окончании выполнения тест"программы блок 2 записывает "1" в триггер 44 путем выработки на втором выходе адреса и данных. Адрес, расшифровы"20 ваясь дешифратором 31, вырабатывает строб на его девятом выходе, который поступает на синхровход триггера 44, В это время на информационном входе триггера 44 присутствует уровень "Лог,1", т.е. один из разрядов (допус" тим, второй) данных. "Лог.,1" с выхода триггера 44 поступает на вход регистра 46 сдвига,переключая его в режим сдвига. Регистр 46 сдвига (предварительно обнуленный состоянием "0" триггера 44) под действием тактовых импульсов, поступающих на его первый вход, начинает записывать единицу, последовательно вырабатывая на первом,35 втором и третьем входах уровень "Лог."Лог 1" с первого выхода регистра 46 сдвига поступает на тактовый вход регистра 49 блока 15 индикации сигна тур, производя перезапись в него инФормации из анализатора 10. Записанный в регистр блока 15 код сигнатуры поступает на шифратор. 50 и далее - на индикатор 51, Затем уровень "Лог, 1" 45 появляется на втором выходерегистра 46 сдвига, который поступает на вход анализатора 10, производя его сброс, Таким образом происходит индикация полученной сигнатуры и подготовка для 50 следующего цикла записи, Уровень "Лог. 1" с третьего выхода поступает на вход сброса триггера 44, который приводит регистр 46 в исходное состояние, 55 Формула изобретения1. Устройство для контроля и диагностики цифровых .узлов, содержащее три регистра, блок управления,сигнатурный анализатор, блок памяти, 1 ,узлов сравнения и 1 формирователей ,импульсов, причем первый вход 1-го узла сравнения (1 4( 1) соединен с выходом д-го Формирователя импульсов и является -м входом-выходом устрой"ства для подключения к информационному входу-выходу контролируемого узла, первый выход блока управления подключен к адресному входу блока памяти, второй выход блока управления являетря выходом индикации состояния устрой"тва, информационный вход сигнатурного анализатора является входом устройства для подключения к диагностируемой точке контролируемого узла, вход сброса сигнатурного анализатора соединен стретьим выходом блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения проверки цифровых узлов с независимой синхронизацией и произвольными начальными состояниями, оно. содержит четвертый и пятый регистры, 1 элементов И, блок индикации сигнатур, первый коммутатор, группу 1 коммутаторов, элемент ИЛИ и селектор, при этом -й информационный вход первого регистра подключен к выходу х-го узла сравнения, 1-е ин. Формационные входы второго и третьего регистров соединены с -м выходом блока памяти, -й информационный вход первой группы входов первого коммутатора подключен к выходу 1-го коммутатора группы и к 1-му входу кода операции ,блока управления, синхровход, -й инФормационный вход и -й выход четвертого регистра подключены соответственно к четвертому выходу блока управления, выходу -го узла сравнения и первому информационному входу -го коммутатора группы, первый и второй входы и выход д-го элемента И соединены соответственно с выходом -го узла сравнения, 1-м выходом пятого регистра и -м информационным входом второй группы входов первого коммутатора, синхровход и -й выход первого регистра подключены соответственно к пятому выходу блока управления и второму информационному входу х-го коммутатора группы, шестой выход блока управления соединен суправляющим входом блока индикации сигнатур, информационный вход которого подключен к выходу сигнатурного ана 25 1587513лиэатора, синхровход которого соединен с выходом селектора, синхровход,.1-й информационный вход и 1-й выход пятого регистра подключены соответст-. венно к седьмому выходу блока управ 5 ления, 1-му выходу блока памяти и управляющему входу -го коммутатора группы, синхровход и 1-й выход второго регистра соединены соответственно с восьмым выходом блока управления и управляющим входом х-го формирователя импульсов, управляющий вход и -й выход первого коммутатора подключены соответственно к девятому выходу блока 15 управления и -му входу элемента ИЛИ, выход которого соединен с входом начальной установки блока управления, синхровход и 1-й выход третьего реги-. стра подключены соответственно к де сятому выходу блока управления и второму входу 1-го узла сравнения, который также соединен с информационным входом д-го формирователя импуга,сов, вход режима блока управления объединен с информационным входом блока памяти и является входом устройства для загрузки программы проверки контролируемого узла, одиннадцатый выход блока управления является выходом устройства для подключения к синхровходу контролируемого узла, двенадцатый вы 6 Код блока управления подключен к инФормационному входу селектора, управляющий вход которого соединен с 35 пятым выходом блока управления. 2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что блок управ ления содержит два узла сравненИя, два счетчика, коммутатор, три элемента ИЛИ, два дешифратора, три регистра, элемент И, четыре триггера, элемент задержки, генератоР импульсов, груп пу триггеров установки, микропрограммный узел управления н регистр сдвига, причем 1-й разряд первого информационного входа коммутатора является х-м входом кода операции блока, выход эле 50 мента задержки является четвертым вы.- ходом блока, выход первого триггера является девятым выходом блока, выход первого счетчика соединен с первым, входом первого узла сравнения и первым входом второго узла сравнения, второй вход которого подключен к выходу первого регистра, выход первого счетчика объединен с первым выходом первого дешифратора и является первьци выходом блока, второй и третий выходй первого дешифратора соединены соответственно с синхровходами третьего и второго регистров, выход второго регистра подключен к второму входу первого узла сравнения, четвертый выход первого дешифратора соединен с входом записи второго счетчика, выход которого подключен к второму информационному входу коммутатора, третий информационный вход которого соединен с выходом первого счетчика, вход записи которого подключен к пятому выходу первого дешифратора, первый выход генератора импульсов соединен с первым синхровходом микропрограммного узла управления, второй выход генератора импульсов подключен к синхровходу регистра сдвига, вход режима которого соединен с выходом четвертого триггера, синхровход которого объединен с синхровходом третьего триггера, информационный вход которого объединен с информационным входом четвертого триггера, первым входом операции микропрограммного узла управления, информационным входом второго регистра, информационным входом третьего регист. ра, информационным входом второго счетчика, выход которого подключен к второму входу операции микропрограммного узла управления, третий вход операции которого соединен с четвер 1тым информационным входом коммутатора, информационным входом группы триггеров установки и является вторым входом блока, выход первого узла срав.сравнения подключен к пятому информационному входу коммутатора, шестойинформационный вход которого соединен с выходом группы триггеров установки и четвертым входом операции микропрограммного узла управления,пятый вход операции которого объединен с пятым информационным входом коммутатора, управляющий вход которого подключен к шестому выходу первого дешифратора, первый выход микропро-. граммного узла управления соединен с первым входом элемента задержки, второй вход которого подключен к информа" ционному входу второго счетчика, синхровход которого соединен с Вторым выходом микропрограммного узла управления, третий вход элемента задержки подключен к седьмому выходу первого дешифратора, восьмой выход которогосоединен с вторым синхровходом микропрограммного узла управления, шестойвход операции которого подключен к выходу элемента задержкичетвертый вход 5которого соединен с третьим выходомгенератора импульсов, девятый выходпервого дешифратора подключен к синровходу третьего триггера, выход которого является двенадцатым выходом 1 Облока, десятый выход первого дешифратора соединен с синхровходом первогорегистра, одиннадцатый выход первогодешифратора подключен к стробирующему входу второго дешифратора, первый 15выход которого соединен с входом установки первого триггера, выход кото.рого подключен к первому входу элемента И, выход которого соединен спервым входом первого элемента ИЛИФ 20второй вход которого подключен к третьему выходу микропрограммного узлауправления, четвертый выход которогосоединен с первым входом второго элемента ИЛИ, второй вход которого подключен к первому выходу второго дешифратора, информационный вход которого соединен с информационным входомпервого регистра, информационным входом третьего регистра и вместе с вхо- ЗОдом первого дешифратора образует входрежима блока, вход установки второготриггера подключен к выходу третьегоэлемента ИЛИ, первый вход которогосоединен с пятым выходом микропрограм-много узла управления, шестой выходкоторого подключен к синхровходу, группы триггеров установки, второй входтретьего элемента ИЛИ соединен с выходом элемента И, второй вход которогоподключен к стробирующему входу второго дешифратора, второй выход которогоявляется восьмым выходом блока, двенадцатый выход первого дешифратора соединен с входом сброса первого тригге 1ра и входом сброса второго тригг.ера,выход которого вместе с выходом коммутатора образуют второй выход блока,первый выход регистра сдвига является шестым выходом блока, второй выход регистра сдвига является третьим выходом блока, третий выходрегистра сдвига подключен к входусброса четвертого триггера, выход третьего регистра соединен с информационным входом первого счетчика, счетный вход которого подключен к седьмому выходу микропрограммного узла управления, выход первого элемента ИЛИявляется пятым выходом блока, выходвторого элемента ИЛИ является десятымвыходом блока, третий выход второгодешифратора является седьмым выходомблока, третий вход элемента И соединен с информационным входом группытриггеров установки, а выход второгоузла сравнения является одиннадцатымвыходом блока.Ф 30 каскироЬнюе аюд Аф ЧсХпРойсгпба)веряемого узла. Кроме того, устройство содержит 1 узлов 7 сравнения, 1Формирователей 8 импульсов, блок 9управления, сигнатурный анализатор10, блок 11 памяти, четвертый и пятыйрегистры 12 и 13, 1 элементов И 14,блок 15 индикации сигнатур, первыйкоммутатор 16, группу коммутаторов 17,элемент ИЛИ 18 и селектор 19. Устрой Оство имеет также выход 20 для подключения к синхровходу проверяемого узлаи вход 21 для подключения к диагности"руемой точке проверяемого узлаБлок1 терминалов содержит алфавитно-цифровую клавиатуру 22, устройство 23отображения и устройство 24 вводаБлок управления (фиг. 2) содеРжитпервый и второй узлы 25.1 и 25.2 сравнения, первый счетчик 26, второй счет,чик 27, коммутатор 28, первый и вто"рой элементы ИЛИ 29 и 30, первый ивторой дешифраторы 31 и 32, первый,второй и третий регистры 33-35, эле,мент И 36, первый и второй триггеры 2537 и 38, элемент 39 задержки, генератор 40 импульсов, группу 41 триггеровустановки, микропрограммный узел 42управления, третий и четвертый триггеры 43 и 44, третий элемент ИЛИ.45и регистр 46 сдвига,Сигнатурный анализатор (фиг. 4),содержит регистр 47 сдвига и сумматор48 по модулю два. Блок индикации сигнатур (фиг. 5) содержит регистр 49,(фиг. 8) содержит регистр 57, постоянную память 58, регистр 59, дешифра-.тор 60 и мультиплексор 61.Устройство работает следующим образом,В устройстве реализуются режимыконтроля и диагностики, К режимам,контроля относятся; режим одноразо-,вой проверки с остановом на каждомошибочном кадре: режим циклическойпроверки с остановом на первом ошибочном кадре. К режимам диагностикиотносятся: режимы одноразовой проверки с остановом на заданном номерекадра с дальнейшим продвижением пошагам; режим циклической проверки беэреакции на ошибки. Режимы работы устройства задаются оператором. Устройство работает в указанных режимах со следующими процедурами программы проверки: "коммутация"; "тестнабор"; "маска"; "измерение задержки","пачка"; "установка"; "асинхронный режим"; "асинхронный режим с выборочнымконтролем"; "контроль я-состояния",Режимы контроля предназначены дляклассификации контролируемого узлатипа "годен", "не годен", режимы диагностики - для выявления причин неисправности,Процедура "коммутация" разделяетканалы устройства на входные и выходные в соответствии с каналами контролируемого узла, Процедура "установка"устанавливает схемы контролируемогоузла (типа счетчик, регистр сдвига ит.д., не имеющие сброса) в исходноесостояние, Процедура "пачка" предназначена для подачи на заданные входыконтролируемого узла последователь-.ность из заданного количества импульсов, что позволяет сократить объемблока 11 памяти. Процедура "измерениезадержки" предназначена для измеренияпо заданным входам. контролируемогоузла времени задержки ответного сигнала относительно момента воздействия.Процедура "тест-набор" предназначенадля подачи воздействия на контролиру-емый узел и записи ответных сигналов.Процедура "маска" блокирует ответныесигналы от контролируемого узла назаданных каналах. Процедуры "асийхронный режим",предназначены для конт.роля асинхронных логических узлов,Процедура "контроль я-состояния"предназначена для контроля логическихузлов, выводы которых могут приниматьвысокоинпедансное состояние. Программа проверки представляет собой комбинацию указанных процедур.С клавиатуры 22 в блок 2 поступаеткоманда, по которой с устройства 24ввода информация через блок 2 загружается в блок 11 памяти, В качестве устройства 24 может применяться фотосчитывающиймеханизм, накопитель на магнитном диске или ленте, специализированные устройства ввода на ПЗУ ит.д, Загрузка блока 11 памяти происходит в два этапа. На первом этапе,считав очередную процедуру программыпроверки из устройства 24, блок 2 ус"танавливает данные и адрес, поступающий на вход дешифратора 31, который,дешифрируя этот адрес, вырабатывает15875)Э йербый выход Итожной доход треяий доход1587513 Составитель Г. Виталиеведактор Н. Яцола Техред Л,Сердюкова Корректор Л. Ве аказ 24 аж 56 одписно 21 Тир 9осударственного комитета по изобретения113035, Москва, Ж, Раушская при ГКНТ СЧСР и открьгтиямб., д. 4/5 роизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 105 15875 стробы на втором и пятом выходах. Строб с второго выхода дешифратора 31 поступает на синхровход регистра 35, Происходит запись данных, поступающих на вход регистра 35. Данные появляются5 на выходе регистра 35 и, так как в это время действует строб на запись данных в счетчик 26 с пятого выхода дешифратора 31, записываются в счетчик 1 О 26 и, появляясь на его выходе, адресуют блок 11 памяти. На втором этапе блок 2 устанавливает адрес и данные, поступающие и на вход блока 11 памяти. Дешифратор 31, расшифровывая адрес, вырабатывает на первом выходе строб, который устанавливает блок 2 памяти в режим записи (все остальное время блок 2 памяти находится в режиме чтения), и происходит запись данных в 20 блок 11 памяти по ранее установленному адресу, хранящемуся в счетчике 26. Таким образом по кадрам загружается вся программа проверки. После загрузки программы проверки устройств 6 пере ходит к выполнению процедур тест-программы в соответствии с заданным оператором режимом. Процедура "коммутация" выполняется одинаково. для всех режимов и обязательно присутствует в начале программы проверкиПроцедура выполняется следующим образом. Блок 2 устанавливает адрес и данные, выполняя адресацию блока 11 памяти через счетчик 26 аналогично первому этапу загрузки блока 11. Затем блок 2 повторно устанавливает адрес и данные. Дешифратор 31, расшифровывая адрес, вырабатывает строб на одиннадцатом выходе, открывающий дешифратор 32Данные, поступая на второй вход дешифратора 32, расшифровываются, на втором выходе дешифратора 32 появляется сигнал записи в ре гистр 4. Так как блок 11 памяти находится в режиме чтения, то на. его выходах находится информация, соответствующая установленному адресу, которая и записывается в регистр 4. Единица с какого-либо разряда регистра 4 посту-,. пает на вход формирователя 8 импульсов, переключая его выход в высокоимпедансное состояние. Канал 6, соответствующий данному разрезу, является входом устройства и выходом контролируемого узла. Если в разряд регистра.4 записан "О", то данный канал 6 является выходом устройства и входом конт" 13 6ролируемого узла. Так происходит разделение. каналов на входы и выходы,Процедура "тест-набор" выполняетсяпо-разному в зависимости от режима иот предшествующих процедур. Если процедура "тест-набор" предшествует процедуре "установка", "пачка", "измерение задержки", "асинхронный режим"или на этой процедуре снимается действие процедуры "маска", то перед началом выполнения процедуры "тест-набор"необходимо обнулить регистр 13, либозаписав в него все нули, либо сбросивего (цепи сброса не показаны),Как правило, в программах проверкинесколько тест-наборов следуют одинза другим. В этом случае тест-наборыобъединяются в пакет. Например, пакет имеет адрес первого тест-набора -п и адрес последнего тест-набора - ш,Блок 2 устанавливает адрес и данные. Адрес представляет собой двоичный код, который, расшифровываясь дешифратором 31, вырабатывает строб наего третьем выходе и записывает в регистр 34 данные, которые представляютсобой двоичный код числа ш, т.е. последний адрес пакета тест-наборов. Далее блок 2 устанавливает адрес и данные. Адрес представляет собой двоич-,ный код, который, расшифровываясь дешифратором 31, вырабатывает стробы наего втором и пятом выходах и черезрегистр 35 записывает в счетчик 26данные, которые представляют собойдвоичный код числа п, т,е. начальныйадрес пакета тест-наборов., поступающий на адресные входы блока 2 памяти.Если в программе проверки присутствует не пакет тест-наборов, а толькоодин тест-набор, то числа ш и иравны,Рассмотрим, выполнение пакета тест"наборов применительно к режиму одноразовой проверки с остановом на каждом ошибочном кадреПосле загрузкирегистра 34 и счетчика 26 блока 2 устанавливает адрес и данные для загруз.ки микропрограммного узла 42 управления, Загрузка узла 42 заключается взаписи кора режима в регистр заданиярежима. Дешифратор 31, расшифровываяадрес, установленный блоком 2, выраба.тывает строб на восьмом выходе и записывает данные, поступакицие на пер"вый вход операции узла 42, которыепредставляют собой код режима "тест"набор с анализом ошибки". Узел 42 пе 1587513реходит к выполнению заданного режима, алгоритм которого представлен на фиг. 3.После задания режима (состояние "0000") узел 42 вырабатывает импульс на четвертом выходе, который через элемент 30 поступает на вход регистра 5, производя запись в него слова (состояние "0001") из блока 11 памяти, имею.- 10 щего адрес и. С выходя регистра 5 ин,формация поступает на входы формирова. телей 8 импульсов и на вторые входы узлов 7 сравнения. Если канал 6 закоммутирован как выход устройства, то 15 информация с входа формирователя 8 поступает на его выход и далее на выход устройства и представляет собой воздействие на контролируемйй узел.Если канал 6 закоммутирован как вход устройства, то информация с входа формирователя 8 не проходит на его выход, а поступает только на второй вход узла 7 сравнения и представляет собой эталонную информацию, с которой 25 на узле 7 сравнения сравнивается ответ получаемый от контролируемого узла на данное воздействие, С выходов узлов 7 сравнения информация об ошибке (при несовпадении информации на первом и 30 втором входах узла 7 сравнения на его выходе формируется "1"), если таковые имеются, поступает на входы регистра 3. Далее узел 42 переходит в состояние "0010", в котором происходит запись информации об ошибках в регистр 3 пу- тем выдачи импульса с третьего выхода узла 42, поступающего через элемент 29 и пятый выход блока 9 на вход записи регистра 3. Так как перед началом 40 выполнения процедуры регистр 13 был обнулен, то на выходы коммутаторов 17 проходит информация с их третьих входов,т.е.,информация о наличии ошибок, записанная в регистр З.Далее информа ция с входов коммутатора 16 (так как триггер 37 сброшен) поступает на его выход и далее на вход элемента 18, на котором сворачивается, и через вхад блока 9 поступает на третий вход опе рации узла 42 в виде сигнала условия, которое и анализируется узлом 42 в состоянии "0011".Предположим, что ошибка отсутствует (условие имеет значение "0"), В этом случае узел 42 переходит в состояние "0100", в котором происходит анализ следующего условия, поступающе го на пятый вход операции узла 42 с. выхода узла 27 сравнения, которое принимает значение "1" при равенстве кодов, записанных в счетчике 26 и регистре 34. Предположим, что условие имеет значение "О",. Тогда на седьмом выходе узла 42 появляется сигнал, поступающий на тактовый вход счетчика 26, который устанавливает на выходе счетчика 26 код и+1, который адресует следующее слово блока 11 памяти. Далее ) узел 42 переходит в состояние "0000", и дикл повторяется. Как видно из фиг. 3, выход из цикла возможен либо при наличии ошибки (в состоянии 0011" условие имеет значение "1"), лиоо при достижении счетчиком 26 значения кода, записанного в регистре 34, когда на выходе узла.,24 сравнения появится сигнал "Лог. 1", анализируемый в состоянии "0100". И в том и в другом случае блок 9 выдает сигнал в блок 2 путем выработки импульса на пятом выходе, который проходит через элемент 45, взводит триггер 38. Блок 2 при поступлении на его вход сигнала с выхода триггера 38 начинает чтение информации с выхода коммутатора 28. Блок 2 устанавливает адрес, который, расшифровываясь дешифратором 31, вырабатывает на его двенадцатом выходе сигнал сброса триггера 38. Далее блок 2 устанавливает адрес, который, расшифровываясь дешифратором 31, вырабатывает на его шестом выходе сигнал чтения, подключающий к выходу коммутатора 28 соответствующую группу входов, информация с которой записывается в блок 2, Чтение информации может происходить в несколько этапов, На первом этапе происходит анализ состояния блока 9 путем подключения к выходу коммутатора 28 его второго, четвертого, пятого и шестого входов. В режиме 111тест-набор с анализом ошибки необходимо анализировать на первом этапе чтения сигналы с входов четыре и пять коммутатора 28. Возможны три ситуации.Первая ситуация. С четвертого входа коммутатора 28 (сигнал о наличии ошибки) в блок 2 поступает "Лог. 0", а с пятого входа (с узла 24 сравне- ния) - "Лог. 1"Эта ситуация говорит о том, что блок 9 закончил выполнение данного пакета тест-наборов, ошибок в контролируемом узле не обнаружено и блок 2 может переходить к загрузке исходных данных в блок 9 для выполнения следующей процедуры. Второй и тре 1587513тий этапы чтения информации с коммутатора 28 не производятся,Вторая ситуация,С четвертого ипятого входов коммутатора 28 в блок2 поступают сигналы "Лог. 1". Этоговорит о том, что ошибка обнаруженав последнем кадре пакета тест-наборов. При этом блок 2 переходит ко второму этапу чтения путем подключениятретьего входа коммутатора 28 к еговыходу, Информация на выходе коммутатора 28 представляет собой код числаш, записанного в счетчике 26,.и говорит о номере кадра, на котором произошла ошибка, Эта информация поступает на вход блока 2 и далее в блок1 терминалов на устройство 23, Затемблок 2 производит третий этап чтенияпутем подключения первого входа коммутатора 28 к его выходу,На первомвходе находится информация об ошибках;которые поступают с выходов коммутаторов 17. Считанная за третий этапблоком 2 информация передается в блок 251 терминалов на устройство 23. В итоге оператор имеет на экране устройства отображения информацию о номерекадра и номерах каналов, на которыхпроизошла ошибка. Устройство готово к 30выполнению следующей процедуры, нодожидается команды оператора с алфа-.витно-цифровой клавитауры 22,Третья ситуация. С четвертого вхоца коммутатора 28 в блок 2 поступаетсигнал "Лог. 1", с пятого входа -(и 4 1 с (,ш), который не является последним кадром пакета тест-наборов. 40Блок 2 производит второй и третий этапы чтения аналогично второй ситуации,выдавая на устройство 23 информациюо номере кадра и номерах каналов,накоторых обнаружены ошибки,и переходит 45,в состояние ожидания. По команде оператора о продолжении выполнения режима блок 2 загружает в счетчик 26 кодчисла 1 с+1 и в узел 42 код режима"тест-набор с анализом ошибки". Загрузка происхоит аналогично первоначальной загрузке параметров режима.Тем самым образуется новый пакеттест-наборов с границами от.1+1 до ш,который выполняется по уже.известному .55алгоритму, Пакет тест-наборов в режиме"циклическая проверка с остановом напервом ошибочном кадре" выполняетсятак же, как и в режиме "одноразовая проверка с остановом на каждом ошибочном кадре", с той лишь разницей, чтопри попадании начального адреса зацикливаемого участка в пределы пакетатест-наборов начальный адрес пакетатест-наборов будет равен начальномуадресу зацикливаемого участка, а припопадании конечного адреса заклиниваемого участка в пределы пакета тест-наборов будет равен конечному адресузациклцваемого участка.Выполнение пакета тест-наборов врежиме "одноразовая проверка с останавом на заданном номере кадра с дальнейшим продвижением по шагам" ртличается от выполнения его в режиме "одноразовая проверка с остановом на каждом ошибочном кадре" по двум пунктам.Первый пункт заключается в том,что в узел 42 загружается не код ре"жима "тест-набор с анализом ошибки",а код режима "тест-набор беэ анализа ошибки". Алгоритм выполнения данного режима (фиг. 3) отличается выполнением состояния "0011". В этом состоянии отсут ствует анализ ошибки и выход из цикла возможен только по совпадению кодов регистра 34 и счетчика26 (состояние "0100"),Второй пункт заключается в том,что при попадании кадра останова, заданного оператором с клавиатуры 22, впределы пакета тест-наборов адрес пакета тест-наборов будет равен адресукадра останова, допустим к. Далееблок 2 загружает и в счетчик 26 и врегистр 34 код числа Е+1, затем, после выполнения режима 1 с+2 и т.д. додостижения последнего адреса пакетатест-наборов Выполнение пакета тестнаборов в режиме "циклическая проверка без реакции на ошибки" отличаетсяот выполнения пакета тест-набора в ре.ижиме циклическая проверка с остано"вом на первом ошибочном кадре" .тем,что в узел 42 загружается не код режима тест-набор с анализом ошибки",.акод режима "тест-набор без анализаошибки".Процедура "маска" выполняется одинаково для всех режимов и являетсягподготовительной операцией для процедуры "тест-набор". Процедура "маска"выполняется следующим образом. Блок2 адресует соответствующее слово блока 11 памяти, загружая код адреса всчетчик 26 (процесс загрузки описан),Затем блок 2 повторно устанавливаетрес и данные, Дешифратор 31, расшиф ровывая адрес, вырабатывает строб на своем одиннадцатом выходе, стробируя в свою очередь дешифратор 32 (по первому входу), Дешифратор 32, расшифровывая данные, поступающие на его вход, вырабатывает строб на третьем выходе, который, поступая на вход регистра 13, записывает в него инфор мацию с выхода блока 11 памяти. Информация с выхода регистра 13 поступает на управляацие входы коммутаторов 17. Если в соответствующем разряде регистра 13 записана "1", то на выход коммутатора 17 будет .проходить информация с входа, соединенного с выходом регистра 12, если "0" в . то на выход коммутатора 17 будет проходить информация с входа, соединенного с выходом регистра 3.При выполнении процедуры "тест-набор" после процедуры "маска" сигналы об ошибках не появляются на выходах коммутаторов,17 на замаскированных каналах, так как в регистр 12,который редварительно сбрасывается (цепи сброса не показаны), в режиме "тест- набор" информация не записывается, и . на выходе заблокированного коммутато ра 17 независимо от информации на его входе присутствует "0", т.е. Фиксируется отсутствие ошибки. Следовательно, каналы, которые на каком-то количестве тест-.наборов невозможно однозначно 35 определить, маскируются и не участвуют в проверке контролируемого узла, Процедура "измерение задержки" выполняется одинаково для всех режимов и отличается только наличием или отсутст вием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры.Информация, необходимая для выполнения процедуры, защищает два адреса 45 блока 11 памяти. По первому адресу процедуры размещается информация, указывающая, на каких каналах будет производиться измерение задержки, Эти каналы обозначены "1".50Действия над первым словом процедуры "измерение задержки" аналогичны выполнению процедуры "маска", т е.,информация из блока 11 памяти заносится в регистр 5, производя тем саяым управление коммутаторами 17, Если канал обозначен единицей, то к выходу коммутатора 17 подключается его вход, соединенный с регистром 12. Затем блок 2 адресует второе слово процедуры.Далее блок 2 производит загрузку элемента 39 задержки, устанавливая на второй группе выходов адрес и данные, которые представляют собой двоичный код длительности задержки и поступают на второй вход элемента 39 задержки. Адрес расшифровывается дешифратором 31, на седьмом выходе которого появляется сигнал, поступающий на третий вход элемента 39 задержки и стробирующнй запись данных в счетчик (фиг6) элемента задержки, Далее блок 2 загружает в узел 42 код режима "контроль с измерением задержки". Загрузка узла 42 происходит аналогично процедуре "тест-набор".После загрузки узел 42 переходит к выполнению режима "конуроль с измерением задержки" (Фиг. 3). Так как режим задан, условие в состоянии "0000" имеет значение "1", и узел 42 переходит в состояние "0001", где производится запись адресованного ранее слова в регистр 5 (аналогично выполнению режимов "тест-набор") и запуск элемента 39 задержки путем выработки уровня "Лог. 1" на первом выходе узла 42, который, поступая на первый вход элемента 39 зацержки, открывает элемент 52 (фиг. 6), разрешая поступление импульсов от генератора 40 тестов на тактовый вычитающий вход счетчика 53, и отпускает по входу К триггер 54.В состоянии "0010" происходит запись ответа от контролируемого узла в регистр 3 аналогично выполнению режимов "тест-набор" по всем каналам.В состоянии "0011" происходит анализ состояния узла 39 задержки. Счетчик 53 элемента 39 задержки обнуляется через время, соответствующее коду задержки, и на его выходе заема появляется сигнал, который. установит триггер 54 в состояние "1". На выходе триггера 54 появляется перепад из1 1 11 10 в 1, который через четвертый выход блока 9 поступает на вход регистра 12 и записывает в него ответ от контролируемого узла. Уровень И 1Лог. 1 с выхода этого же триггера54 элемента 39 задержки поступает на шестой вход операции, (вход условия) узла 42, который по этому условию выдает сигнал в блок 2 (аналогично выполнению режимов "тест-набор") изаканчивает выполнение режима. Т.е. вданном режиме запись ответа от контролируемого узла происходит два раза:первый, раз - в регистр 3 (аналогичновыполнению режимов "тест-набор..".)через определяемое быстродействиемустройства время; второй раз - в регистр 12 через промежуток времени,сформированныйузлом 39 задержки. Кро ме того, происходит приостанов (состояние "0011") узла 42, если время задержки превосходит время продвиженияузла 42 до состояния "0011", что необходимо для синхронизации работы узла42 и блока 2,Информация с выхода регистра 3 поступает на входы коммутаторов 17, а информация с выходов регистра 12 - надругие входы коммутаторов 17. Если в 20каком-либо разряде регистра 13 записана "1", то на выход коммутатора 17поступает информация с выхода регистра 12, если "0" - то с выхода регистра 3. ИнФормация с выходов коммутаторов 17 поступает на входы коммутатора28 блока 9 и представляет собой начасти каналов ответ от контролируемого узла, записанный через нормальноевремя, а на другой части каналов - от.30вет, записанный через заданное времяПо окончании выполнения режима узлом 42 блок 2 переходит к чтению информации с первого и третьего входовкоммутатора 28, устанавливая соответствующий адрес на выходах, аналогичновыполнению режимов "тест-набор".Если процедура "измерение задержки" выполняется в режимах контроля,то информация об ошибках выдается 40на устройство 23. Если процедура "измерение задержки" выполняется в режиме "одноразовая проверка с остановомна заданном номере кадра" и информация, считанная блоком 2 с выхода счетчика 26, соответствует данному оператором кадру останова, то информация об ошибках и номере кадравыдается на устройство 23. В остальных режимах после окончания выполнения 50процедуры "измерение задержки" устройство переходит к выполнению следующей процедуры.Процедура "пачка" выполняется одинаково для всех режимов и отличается 55только наличием или отсутствием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры. Информация, необходимая для выполнения процедуры, за-. нимает несколько адресов блока 11 памяти (фиг. 9).По первому адресу процедуры п размещается информация, маскирующая каналы, состояние которых по окончании выполнения процедуры будет неопределено. Эти каналы кодируются "1", аналогично выполнению процедуры "маска"В последующих (от и+1 до и+ш+1) адресах располагается информация, непосредственно воздействующая на каналы контролируемого узла.Выполнение процедуры "пачка" начинается с адресации блока 11 памяти путем загрузки блоком 2 счетчика 26 адресом и первого слова процедуры. Далее блок 2 производит запись адресованного слова в регистр 13, маскируя отмеченные каналы (выполнение процедуры "маска"). Затем блок 2 устанавливает адрес и данные, представляющие сособой двоичный код качества повторений в пачке. Установленный адрес вырабатывает строб на четвертом выходе дешифратора 31, который, поступая на вход счетчика 27, производит запись в него данных, поступающих на другой его вход.Далее блок 2 устанавливает адрес и данные, представляющие собой двоичный код адреса и+1 второго слова процедуры, Установленный адрес вырабатывает стробы на втором и пятом выходах дешифратора 31, которые, поступая на входы регистра 35 и счетчика 26, про-,- изводят запись в них данных (аналогично выполнению режимов "тест-набор"). Затем блок 2 устанавливает адрес и . данные, представляющие собой двоичный код адреса п+ш+1 последнего слова процедуры. Установленный адрес вырабауы,вает строб на третьем выходе дешифратора 31, который, поступая на вход регистра 34, производит запись в него данных, поступающих на другой его входДалее блок 2 устанавливает адрес и данные, представляющие собой код режима "пачка". Установленный адрес вырабатывает строб на восьмом выходе дешифратора 31, который, поступая на второй синхровход узла 42, производит запись кода режима "пачка" в регистр кода режима.,На этом кончаются подготовительные действия и узел 42 переходит непосредственно к выполнению процедуры (Фиг. 10).Условие в состоянии НОООО" имеетзначени "1", так как режим задан, иузел 42 переходит в состояние "0001.".,где происходит перезапись слова изблока 11 памяти с адресом и+1, таккак счетчик 26 не изменял после загрузки своего значения,в регистр 5путем выработки на четвертом выходеузла 42 импульса (аналогично выполне рнию режимов "тест-набор "). Далееузел 42 переходит в состояние "0010,в котором происходит анализ равенствакодов в регистре 34 и счетчике 26 путем опроса выхода узла сравнения (пятый вход операции узла 42). Так как всчетчике 26 записан код и+1, а в регистре 34 - код и+оп+1, условие будетиметь значение "0" и узел 42 выработает на седьмом выходе импульс, поступающий на синхровход счетчика 26,т.е, выпол 1 п 1 тся функция "+1" в счетчике 26. Далее узел 42 переходит. всостояние "0000" и цикл повторяетсядо достижения счетчиком 26 значения . 25и+н+1.За это время значение каждого статического канала (фнг. 9) остаетсяпостояннья, динамические же каналыпринимают значения в соответствии сзаписанной информацией, Когда счетчик 26 достигает значения и+ш+1, условие в состоянии "0010" принимает значение 1", и узел 42 вырабатывает импульс на втором выходе, который,поступая на синхровход счетчика 27, выполняет функцию "-1" из счетчика 27.В состоянии "0011" узел 42 вырабатывает импульс на третьем выходе, выполняя функци 1 О запись В регистр 4 40аналогично выполнению режимов "тестнабор". Тем самым ответ от контролируемого узла фиксируется накаждомповторении. В состоянии "0100" узел42 анализирует состояние счетчика 27 45(второй вход операции узла 42). Еслисостояние счетчика 27 не равно "О",узел 42 вырабатывает импульс на седьмой группе выходов, который посту 11 а"ет на вход параллельной записи счет50чика 26, и производитсяперезаписьинформации из регистра 35 (код адреса и+1) в счетчик 26. Далее узел 42переходит в состояние "0000" и процесс повторяется,При достижении счетчиком 27 значения "0" условие в состоянии "0100"принимает значение "1 ", и узел 42 вырабатывает импульс на пятом выходе,который, проходя через элемент 45, устанавливает триггер 36 в состояние ."1", т.е. выполняет функцию "сигнал в блоке 2"Итак, в процессе выполнения режима "пачка" на контролируемый узел воздействуют сигналы двух типов: со статических каналов - постоянный уровень "0" или "1"; с динамических - заданное счетчиком 27 число повторений (пачка) комбинаций импульсов.В регистр 3 информация переписывается в каждом повторении, но в результате выполнения режима в резисторе 3 остается информация об ошибках "последнего повторения. После получения сиг-. нала от триггера 38 блок 2 сбрасывает триггер 38 и переходит к анализу состояния блока 9 путем чтения второго, четвертого, пятого и шестого входов коммутатора 28 (аналогично выполнению режимов "тест-набор"). Причем второй и пятый входы коммутатора 28 должны иметь .значение "1", что говорит о правильной работе блока 9 управления (фиг, 10).Далее аналогично выполнению режимов "тест-набор" в зависимости от сос" тояния четвертого входа коммутатора 28 и режима работы устройства, заданного оператором, выполняется или нет чтение первого и третьего входов коммутатора 28 и передача информации на устройство 23. Введение данного режима позволяет значительно сократить объем блока 11 памяти при необходимос ти выдачи заданного количества циклических воздействий на контролируемый узел. Распространенным примером такого воздействия является функция задающего генератора контролируемого узла, которую выполняют динамические каналы при выполнении режима "пачка".Процедура "установка" выполняется одинаково для всех режимов и отличает. ся только наличием нли отсутствием чтения первого и третьего входов коммутатора 28 блоком 2 по окончании выполнения процедуры.Структура информации в блоке 11 па,мяти, необходимая для выполнения процедуры "установка", аналогична структуре процедуры "пачка", Алгоритм выполнения узлом 42 режимов "пачка" и "установка" также имеют общие черты (фиг, 10), В состоянии "0101" режима "установка" производятся,те же действия, чтои;в состоянии "0010" рехима1715.875 "пачка", т.е. организация цикла выдачи и приема инФормации от адреса и+1 до адреса и+ш+1 (фиг. 9). В состоянии "0110" режима "установка" выполняют- . ся те же действия, что и в состоянии5 "0100" режима пачка", т.е. организация цикла второго порядка, который заключается в циклической выдаче какого-то количества блоков (от и+1 до 10 и+ш+1) информации.Загрузка блока 9 блоком 2 при выполнении процедуры "установка" аналогична загрузке при выполнении процедуры "пачка" с той лишь разницей, что при выполнении процедуры "пачка" в счетчик 27, определяющий количество повторений, загружается код, нормирукщий число повторений, а при выполнении процедуры "установка в счетчик 20 27 загружается код максимально возможного числа повторений, т.е. на контролируемый узел выдается. нормированное число повторений.Итак, после загрузки кода режима 25 "установка" узел 42 проходит состояния "0000", "0001", "0010", выполняя выдачу на контролируемый узел информации (состояние "0001") и прием от него ответа (состояние "0010"). Далее 30 узел 42 переходит в состояние "0011", в котором происходит запись в группу 41 триггеров установки путем выработки на шестом выходе узла 42 импульса, который поступает на С-вход В-тригге 35 ра 55 группы 41 (фиг. 7). На 1)-вход ,этого же триггера 55 поступает информация с выхода элемента 18, который объединяет информацию об ошибках с незамаскированных каналов контролируемого узла, поступающую с регистра 3 через коммутаторы 17 и коммутатор 16.Узел 41 установки (фиг. 7). устроен таким образом, что на его выходе появляется уровень логической 1 45 (триггеры предварительно сброшены) только по исчезновении ошибки, т.е. при перепаде значения ошибки из "1" в "0"В состоянии "0100" производится анализ состояния узла 41 (четвертый вход операции узла 42). Если условие имеет значение "0", узел 42 переходит в состояние "0101", если "1" - выдается сигнал в блок 2 и заканчивается выполнение режима. Итак, при. выполнении режима "установка" на,заданные каналы выдаются последователь,ности импульсов и происходит анализ 1318ошибок на заданных (незамаскированных) каналах на каждом адресе (от и+1 до и+ш+1.) каждого повторения. Выход из режима может произойти из состояния "0100" и из состояния "0110" (Фиг. 10). После получения блоком 2 сигнала от блока 9 (выход из режима) блок 2 выполняет сброс триггера 38 и переходит к чтению состояния блока 9 (второй, четвертый, пятый и шестой выходы коммутатора 28) аналогично выполнению процедуры пачкаЕсли контролируемый узел устано" вился в требуемое состояние, выход из режима происходит из состояния "0100". В этом случае шестой вход коммутатора 28 будет иметь значение "1"., а второй и четвертый входы - значение "О", и устройство переходит к выполнению следующей процедуры.Если контролируемый узел не устанавливается в требуемое состояние, например, вследствие неисправности, выход из режима произойдет из состояния "0110". В этом случае шестой вход коммутатора 28 будет иметь значение "О", а второй, третий и четвертый- значение "1", и устройство в зависимости от режима, заданного оператором, либо перецпет к выполнению следующей процедуры, либо к выдаче на устройствс 23 результатов выполнения режима, сообщая оператору номера неустановившихся каналов и адрес слова блока 11 памяти.Процедура ".асинхронный режим,с выборочным контролем" выполняется следующим образом, Блок 2 адресует блок 22 памяти путем загрузки кода адреса первого слова процедуры в счетчик 26. Далее блок 2 записывает информацию первого слова процедуры в регистр )3, устанавливая на второй группе выходов адрес, который, расшифровываясь дешифратором 31, вырабатывает строб на его одиннадцатом выходе, и данные, которые, расшифровываясь дешифратором 32, вырабатывают на его третьем выходе импулвс записи в регистр 13, Первое слово процедуры обозначает каналы (единица в соответствующем разряде регистра 3), по которым определяется готовность контролируемого узла к выдаче ответа на воздействие. Воздействие и эталонные ответы образуют второе слово процедуры. Затем блок 2 адресует блок 11 памяти путем загрузки кода адреса второго слова процедуры в счет