Устройство для обработки информации

)5 8 06 Р 15/16, 11/1 ТЕНИ ственО,т 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР САНИЕ ИЗОБ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Автсрское свидетельство СССРМ 1221658, кл. 6 06 Р 15/16, Н 05 К 10/О1984.Авторское свидетельство СССРКг 1695317 по заявке % 4668 32/24,кл, б 06 Р 11/18, 6 06 Р 15/ 6, 1989, и риняположгпельное решение - прототип. Изобретение относится к вычислительной технике и может быть использовано для построения высаконадежнь и отказоустойчивых вычислительных комплексовИзвестное устройство для обработки информации (3, Стр. 341, содержащее три компьютерных модуля, три модуля интерфейса, схему мажоритарного выбора, схему распределения и панель согласования имеет высактлй показатель надежности.Недостатком его являгатся большие зараты ресурсов для достижения зтага покаателя и низкая ресурсоемкость,Устройство для обработки информации (2), содержащее три процессора, буферное ЗУ, блок сравнения, блок мажоритарного решения, блок мажоритарной обработки, блок коммутации и выходной блок имеет высокий показатель надежности.Недостатком ега являются большие затраты ресурсов для достижения вь;соких показателей надежности и низкая ресурсоемкость,Устройство для обработки информации 31, содержащее три канала, в каждый из(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ(57) Использование: в высоконадежных отказоустойчивых вычислительных комплексах для повышения помехоустойчивости, Сущность изобретения: устройство содержит 3 резервируемых вычислительных канала, 1 группу мажоритарных элементов, 6 схем сравнения, 9 триггеров. 3 элемента НЕ, 16 элементов И. 3 элемента задержки, 1 элемент ИЛИ, 6 элементов ИЛИ-НЕ, 1 счетчик сбоев, 3 элемента ИЛИ-НЕ, 3 элемента И-НЕ, 5 ил,которых входит резервируемый вычислительный блок, блок контроля, триггер цикла, коммутатор режима работы, два элемента связи и блок ввода-вывада имеет высокий показатель надежности.ввввщНедостатком его являются большие ц затраты ресурсов для достижения высоких ц показателей надежности, низкая ресурсоемкость и достаточно ограниченное общее время функционирования.Устройство для обработки информации Фр гаг прототип, содержащее три реаервируе- ьО мых вычислительных канала, группу мажоритарнмх элементов, первую - третью схеммиввв сравнения, первый-шестой триггеры, первый-третий элементы НЕ, первый элемен задержки, первый - шестой элементы И и элемент ИЛИ, причем информационные выа ходы первого - третьего резервируемых вычислительных каналов подключены к соответствующим входам мажоритарных элементов группыт а контрольные выходы схем сравнения, выходы мажоритарных элементов группы являются информационнымронизации восьмого триггера соединен с выходом второго элемента ИЛИ-НЕ. первый вход которого соединен с выходом второго элемента И и с третьим и четвертым входами первого элемента И-ИЛИ-НЕ, третий и четвертый входы пятого элемента И-ИЛИН Е соединены с вторым входом второго элемента ИЛИ-НЕ и с выходом третьего элемента И, второй вход которого соединен с выходом второго элемента задержки и с вторым входом второго элемента И, первый вход элемента ИЛИ соединен с выходом четвертого триггера, второй вход - с выходом шестого триггера и с вторым входом седьмого элемента И и с первым входом девятого элемента И, второй вход которого соединен с выходом третьего элемента задержки и с первым входом восьмого элемента И, второй вход которого соединен с выходом пятого триггера и с третьим входом элемента ИЛИ, пятый вход десятого элемента И соединен с выходом первого элемента И-НЕ, первый вход которого соединен с первым входом второго элемента И-НЕ, с выходом четвертой схемы сравнения и с входом первого элемента задержки, шестой вход десятого элемента И соединен с выходом второго элемента И-НЕ, второй вход которого соединен с входом второго элемента задержки, с первым вхо дом третьего элемента И-НЕ и с выходомпятой схемы сравнения, выход шестой схемы сравнения соединен с входом третьего элемента задержки и с вторыми входами первого и третьего элементов И-НЕ, третьи 10. входы которых соединены с третьим входомвторого элемента И-НЕ и с выходом элемента ИЛИ, выход третьего элемента И-НЕ соединен с седьмым входом десятого элемента И, выход которого соединен с входами сбро са четвертого-шестого триггеров, вто. рой вход пятнадцатого элемента Исоединен с инверсным выходом переполнения счетчика сбоев, а выход - с входами сброса первого-третьего триг геров, выходы подтверждения прерывания первого-третьего резервируемых вычислительных каналов соединены с соответствующими входами шестнадцатого элемента И, выход которого соединен 25 с входами сброса седьмого-девятоготриггеров.1758649 оставитель В.Потапенко.ехред М,Моргентал Коррект Сокол Редактор Н,Белинко аказ 3001 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж, Раущская наб., 4/5выходом устройства, выходы четвертого- шестого элемента И подключены к счетным входам одноименных триггеров, выход которого является выходом управления записью системы, подключенным к одноименным входам всех резервируемых вычислительных каналов, синхровходам первого-третьего триггеров и через последовательно соединенные четвертый элемент НЕ и элемент задержки ко входам прерывания по таймеру всех вычислительных каналов, первый-.гретий входы установки резерва устройства подключены ко входам установки, соответственно, первого-третьего триггеров, выходы которых подключены ко входам включения одноименных резервируемых вычислительных каналов и через одноименные элементы НЕ к первым входам, соответственно, четвертог.-шестого элементов И, вторые входы шестого, пятого и четвертого. элементов И подключены к выходам первого, второго и третьего элементов НЕ, соответственно, а третьи входы к выходам, соответственно, третьей, второй и первой схем сравнения, выходы четвертого-шестого триггеров подключены к первым входам первого и второго элементов И, второму входу второго и первому входу третьего элементов И и ко вторым входам третьего и первого элементов И, соответственно, а выходы первого - третьего элементов И соединены с входами отключения одноименных резервируемых каналов имеет высокие показатели надежности и ресурсоемкости.Недостатком устройства является низкая помехоустойчивость к случайным и единичным сбоям в работе, ведущих к подключению резервного канала и переводу "сбойного", но работающего канала в режим ремонта, что приводит к снижению оесурсоемкости и надежности устройства;Цель изобретения - повышение надежности и помехоустойчивости устройства от случайных и единичных сбоев в работе за счет создания режима повторного запуска сбойного канала, с записью в его память контекста задачи завершенного интервала. Подключение резервного канала производится только после использования нескольких попыток запуска сбойного канала, что снижает использование резервного канала и повышает помехоустойчивость и надеж-, ность устройства.Поставленная цель достигается тем, что в известное устройство для обработки информации, содержащее три резервируемых вычислительных канала, группу мажоритарных элементов, первую-третью схемы сравнения, первый-шестой триггеры, первый-третий элементы НЕ, первый -шестой элементы И, первый элемент задержки и элемент ИЛИ, причем информационные выходы первого-третьего резервируемых вычислительных каналов подключены к со ответствующим входам мажоритарных элементов группы, а контрольные выходы подсоединены попарно к соответствующим входам первой - третьей схем сравнения, выходы мажоритарных элементов группы яв ляются информационным выходомустройства, выходы четвертого-шестого элементов И подключены к счетным входам одноименных триггеров, выход элемента ИЛИ подсоединен к выходам управления 15 записью всех резервируемых вычислительных каналов, первый-третий входы установки резерва устройства подключены к входам установки, соответственно, первого-третьего триггеров, выходы которых подключены 20 ко входам включения одноименных резервируемых вычислительных каналов и через одноименные элементы НЕ к первым входам, соответственно, четвертого-шестого элементов И, вторые входы шестого, четвер того и пятого элементов И подключены квыходам, соответственно, первого, второго и третьего элементов НЕ, а третьи входы - к выходам, соответственно, третьей, первой и второй схем сравнения, выход четвертого 30 триггера подключен к первым входам первого и второго элементов И, выход пятого триггера подключен к первому входу третьего элемента И, введены три блока сопряжения, четвертая-шестая схемы сравнения, 35 шесть элементов И-ИЛИ-НЕ, счетчик сбоев,первый-третий элементы ИЛИ-НЕ, седьмой-шестнадцатый элементы И, второй и третий элементы задержки, седьмой-девятый триггера и три элемента И-НЕ, выход 40 четырнадцатого элемента И соединен с первыми входами десятого и пятнадцатого элементов И и со входом сброса счетчика сбоев, счетный вход которого соединен с выходом элемента ИЛИ, прямой выход переполне ния счетчика сбоев соединен с первыми входами первого.шестого элементов И-ИЛИ-НЕ, выходы которых соединены с первыми и вторыми входами одиннадцатого - тринадцатого элементов И, выходы кото рых соединены со входами отключениясоответственно первого-третьего резервируемых вычислительных каналов и с соответствующими входами четырнадцатого элемента И, первые входы четвертой-шестой схем сравнения соединены с выходамимажоритарных элементов группы, а вторые входы с контрольными выходами соответственно, первого-третьего резервируемых каналов, первые группы информационных входов - выходов которых соединены с пер 1758649510 20 25 30 40 50 55 выми группами информационных входов- выходов первого-третьего блоков сопряжения, соответственно, вторые группы информационных входов-выходов которых соединены со вторыми группами информационных входов-выходов первого-третьего резервируемых вычислительных каналов, соответственно, выход сброса первого резервируемого вычислительного канала соединен со вторыми входами трстьего и шестого элементов И-ИЛИ-НЕ, второй вход первого элемента И-ИЛИ-НЕ соединен с выходом сброса второго резервируемого вычислительного канала и со вторым входом пятого элемента И-ИЛИ-НЕ, второй вход второго элемента И-ИЛИ-Н Е соединен с выходом сброса третьего резервируемого вычислительного канала и со вторым входом четвертого элемента И-ИЛИ-НЕ, третий и четвертый входы которого соединсны с выходом восьмого элемента И и с первым входом третьего элемента ИЛИ-НЕ, второй вход которого соединен с выходом девятого элемента И и с третьим и четвертым входами второго элемента И-ИЛИ-НЕ, второй вход первого элемента И соединен с выходом первого элемента задержки и с первым входовл седьмого элемента И, выход которого соединен с первыл входом седьмого злемента И, выход которого соединен с первым входом первого элемента ИЛИ-Н Е и с трет ьим и четвертым входами шестого элемента И-ИЛИ-НЕ, третий и четвертый входы третьего элемента И-ИЛИ-НЕ соединены с выходом первого элемента И и со вторым входом первого злелента ИЛИ-НЕ, выход которого соединен со входом синхронизации седьмого триггера, выход которого соедииен со входом прерывания первого резервируемого вычислительного канала, выход пуска которого соединен со вторыгл входом десятого элемента И, третий вход которого соединен с выходом пуска второго резервируемого вычислительного канала, вход прерывания которого соединен с выходол восьмого триггера, четвертый вход десятого элемента И соединен с выходом пуска третьего резервируемого вычислительного канала, вход прерывания которого соединен с выходом девятого триггера, вход синхронизации которого соединен с выходом третьего элемента ИЛИ-НЕ, вход синхронизации восьмого триггера соединен с выходом второго элемента ИЛ И-Н Е, первый вход которого. соединен с выходом второго элемента И и с третьим и четвертым входами первого элемента И-ИЛИ-НЕ, третий и четвертый входы пятого элемента И-ИЛИНЕ соединены со вторым вхсдом второго элемента ИЛИ-НЕ и с выходом третьего злемента И, второй вход которого соединен с выходом второго элемента задержки и со вторым входом второго элемента И, первый вход элемента ИЛИ соединен с выходом четвертого триггера, второй вход с выходом шестого триггера и со вторым входом седьмого элемента И и с первым входом девятого элемента И, второй вход которого соединен с выходом третьего элемента задержки и с первым входом восьмого элемента И, второй вход которого соединен с выходом пятого триггера и с третьим входом элемента ИЛИ, пятый входдесятогоэлемента И соединен с выходом первого элемента И-НЕ, первый вход которого соединен с первым входом второго элемента И-НЕ, с выходом четвертой схемы сравнения и со входом первого элемента задержки, шестой вход десятого элемента И соединен с выходам второго элемента И-НЕ, второй вход которого соединен со входом второго элемента задержки, с первым входом третьего элемента И-НЕ и с выходом пятой схемы сравнения, выход шестой схемы сравнения соединен со входом третьего элемента задержки и с вторыми входами первого и третьего элемента И-НЕ, третьи входы которых соединены с третьим входом второго элемента И-НЕ и с выходом элемента ИЛИ, выход третьего элемента И-НЕ соединен с седьмым входом десятого элемента И, выход которого соединен со входами сброса четвертого - шестого триггеров, второй вход пятнадцатого элемента И соединен с инверсным выходом переполнения счетчика сбоев, а выход со входами сброса первого - третьеготриггеров, выходы подтверждения прерывания первого-третьего резервируемых вычислительных каналов соединены с соответствующими входами шестнадцатого элемента И, выход которого соединен со входами сброса седьмого - девятого три г ге ро в.Сопоставительный анализ с прототипом позволяет сделать вывод, что заявляемое устройство отличается наличием трех блоков сопряжения ЭВМ, трех схем сравне-. ния, шести элементов И-ИЛИ-КЕ, счетчика сбоев, трех элементов ИЛИ-НЕ. десяти элементов И, двух элементов задержки, трех триггеров и трех элементов И-НЕ и новой органиэацией связей. Таким образом заявляемое устройство соответствует критерию изобретения "новизна",Устройство обладает существенными отличиями, так как содержит новую совокупность признаков, которая придает ему новые свойства, заключающиеся в повышении помехоустойчивости и надежности эа счет создания режима повторного запуска сбойного канала с записью в его память контекста задачи завершенного интервала. Подключение резервного канала производится только после использования нескольких попыток запуска сбойного канала, что снижает использование резервного канала и повышает надежность устройства.На фиг. 1 приведена структурная схема устройства; на фиг, 2 приведен пример реализации канала; на фиг, 3 - алгоритм программы прерывания; на фиг. 4 - пример схемы синхронизации, функционально описанной в литературе 1., на фиг. 5 - пример реализации дешифратора.На фиг. 1 позицией 13 обозначены первыйтретий резервируемые вычислительные каналы;46 - первыйтретий блоки сопряжения с ЗВМ реализованные. например, на базе устройств для сопряжения с ЭВМ по а,с, 1291996 или по имеющим положительное решение заявкам на изобретение гв 446357 У 24 и М 4480280/24 или аналогичным.7 - группа мажоритарных элементов (например К 155 ЛРЗ или аналогичные);8.13 - первая;шестая схемы сравнения (например 530 СП 1 или аналогичные);14,16 - одиннадцатый,тринадцатый элементы И (например К 155 ЛИ 1 или аналогичные);1722 - первый-шестой элементы ИИЛИ-НЕ (например К 155 ЛР 1 или аналогичный);23 - счетчик сбоев (например К 555 ИЕ 5 или аналогичный);2426 - первыйтретий элементы НЕ (например К 155 ЛН 1 или аналогичный);2736 - первый,десятый элементы И;37 - элемент ИЛИ (например К 555 ЛЛ 1 или аналогичный);3843 . - первыйшестой триггеры (например К 555 ТМ 2 или аналогичный);4446 - первыйтретий элементы ИЛИ-НЕ (например К 555 ЛЕ 1 или аналогичный);47 - четырнадцатый элемент И;4850 - первый,третий элемент И-Н Е;51 - шестнадцатый элемент И;5254 - первый-третий элемент задержки (например резистор с конденсатором определяющие Ь 1 задержкивремя срабатывания элементов И и триггера);5557 - седьмой-девятый триггер;58 -- пятнадцатый элемент И;59159 з - линии сигналов ТПР;60160 з - линии сигналов ВКЛ;611-61 з - линии сигналов СБРОС;62162 з - линии сигналов (ТКЛ; 63 - линия сигнала УПРАВЛЕНИЕ ЗАПИСЬ О;64 т 64 з - линии сигналов УСТАНОВКАРЕЗЕРВА;5 65165 з - линии сигналов ППР 1;66 - группа линий сигналов "ИНФ. ВЫХОД";67167 з - линии сигналов "ПУСК";68168 з - группы сигналов "КОНТР.10 ИНФ,"69169 з - группы сигналов "ИНФОРМАЦИЯ"На фиг, 2 позицией 70 обозначен регистр вектора (например 589 ИР 12 или ана логичный);71 - элемент И;72 - источник питания;73- элемент задержки(например наборэлементов НЕ);20 74 - передатчик (например 559 ИП 1);75 - элемент ИЛИ-НЕ;76 - элемент И;77 - триггер;78 - элемент НЕ;25 79- устройство управления вводом-выводом;80 - процессор;81 - устройство ввода в выво;82 - ОЗУ (оперативное запоминающее 30 устройство);83 - генератор импульсов;84 - дешифратор;85, 86 - первый и второй буферный регистр результата (например 585 ИР 12) 35 87 - приемник (например 559 ИП 2);88 - ППЗУ (перепрограммируемое постоянное запоминающее устройство);89 - устройство управления пользователя;90 - устройство пользователя;40 91 - триггер;92 - передатчик;93 - линия сигнала ВКЛ;94-линия сигналов "АДРЕС ВЕКТОРА"95 - линия сигнала СИП;45 96 - линия питания;97 - линия сигнала ОСТ;98-линия сигнала "ВВОД";99 - линия сигнала ВЫВОД;100 - линия сигнала "БИТ ПУСКА";50 101 - линия сигнала "ПРТ";102-линия сигнала МАГИСТРАЛЬНЫЙСБРОС;На фиг. 4 позицией 103108 обозначены элементы НЕ;55 109116 - элементы И-НЕ117, 118 - элементы НЕ119126 - элементы И-Н Е:127, 128- элементы И;129, 130 - элементы И-НЕ;131 - генератор импульсов (например на базе элементов серии 555)132, 133 - мажоритарные элементы;134, 135 - ждущие глультивибраторы (например К 155 АГЗ или аналогичный);136 - передатчик;На фиг, 5 позицией 137 обозначен двоичный счетчик (например 155 ИЕ 5 или аналогичный);138 - дешифратор (например 155 ИД 4 или аналогичный). 5 10 Устройство для обработки информации содержит три 13 резервируемых вычислительных канала, группу 7 мажоритарных элементов, первую-шестую 8 - 13 схемы сравнения, первый - шестой 3843 триггеры, первый - третий 2426 элементы НЕ, первый-шестнадцатый 2736, 14,16, 47, 58, 51 элементы И, три блока 46 сопряжения ЭВМ, шесть 1722 элементов И-ИЛИНЕ, счетчик 23 сбоев, три 4446 элемента ИЛИ-НЕ, три элемента И-НЕ 4850, три элемента задержки 5254, три триггера 15 20 выходы 69169 з первого - третьего 13 резервируемых вычислительных каналов подключены к соответствующим входам мажоритарных элементов 7 группы, а выхады 68168 з контроля к информационным входам одноименной 681 и последующей 682, 68 з схем сравнения, причем выходы бб глажоритарных элементов 7 группы являются информационным выходом устройства,30 выходы четвертого-шестого 3032 элемента И подключены к счетным входам адно- именных 4143 триггеров, выход элемента ИЛИ 37 является выходом 63 управления записью, подклюценным к одноименным входам всех резервируемых 13 выцислительных каналов, первый-третий входы установки резерва 64164 з устройства подключены к входам установки, соответственно, первого - третьего 38-40 триггеров,40 выходы которых подключены ко входам включения 60160 з одноименных 13 резервируемых вычислительных каналов и через одноименные элементы НЕ 2426 к первым входам, соответственно, четверто 50 55 го-шестого 3032 элементов И, вторые входы шестого 32. четвертого 30 и пятого 31 элементов И подключены к выходам первого 24, второго 25 и третьего 26 элементов НЕ, соответственно, а третьи входы - к выходам, соответственно, третьей 10, первой 8 и второй 9 схегл сравнения, выход четвертого 41 триггера подключен к первым.входам первого 27 и второго 28 элементов И, выход пятого 42 триггера подключен к первому входу третьего 29 элемента И, выход 5557 и элемент ИЛИ 37, информационные 25 четырнадцатого 47 элемента И соединен с первыми входами десятого 36 и пятнадцатого 58 элементов И и со входом сброса счетчика 23, синхровход которого соединен с выходом элемента ИЛИ 37, прямой выход счетчика 23 соединен с первыми входами первогошестого 1722 элементов И-ИЛИНЕ, выходы которых соединены с первыми и вторыми входами одиннадцатого-тринадцатого 1416 элементов И, выходы одиннадцатого - тринадцатого 1416 элементов И соединены со входами отключения 621.62 з первого-третьего 13 каналов и со входами четырнадцатого 47 элемента И, первые группы входов четвертой - шестой 1113 схем сравнения соединены с выходами мажоритарных элементов 7 группы, вторые группы входов четвертый - шестой 11.13 схем сравнения соединены с выходами контроля 68168 з первого-третьего 13 канала, соответственно, первые группы входов - выходов которых соединены с первыми группами входов - выходов первого - третьего 46 блоков сопряжения с ЭВМ. соответственно, вторые группы входов-выходов которых соединены со вторыми группами входов - выходов первого - третьего 13 каналов, соответственно, выход сброса 61 первого канала соединен со вторыми входами третьего 19 и шестого 22 элемента ИИЛИ-НЕ, второй вход первого 17 элемента И-ИЛИ-НЕ соединен с выходом сброса 612 второго 2 канала и со вторым входом пятого 21 элемента И-ИЛИ-НЕ, второй вход второго 18 элемента И-ИЛИ-НЕ соединен с выходом сброса 61 з третьего 3 канала и со вторым входом четвертого 20 элементов ИИЛИ-НЕ,.третий и четвертый вход которого соединен с выходом восьмого 34 элемента И и со входом третьего 46 элемента ИЛИНЕ, второй вход которого соединен с выходом девятого 35 элемента И и с третьим и четвертым входом второго 18 элемента ИИЛИ-НЕ, второй вход первого 27 элемента И соединен с выходом первого 52 элемента задержки и с первым входом седьмого 33 элемента И, выход которого соединен с первым входом первого 44 элемента ИЛИ-НЕ и с третьим и цетвертым входом шестого 22 элемента И-ИЛИ-НЕ, третий и четвертый вход третьего 19 элемента И-ИЛИ-НЕ соединены с выходом первого 27 элемента И и со вторым входом первого 44 элемента ИЛИ-НЕ, выход которого соединен со входом синхронизации седьмого 55 триггера, выход которого соединен со входом прерывания 591 первого 1 канала, выход пуска 671 которого соединен со вторым входом десятого 36 элемента И, третий вход которого соединен с выходом пуска 672 второго 2канала, вход прерывания 592 которого соединен с выходом восьмого 56 триггера, четвертый вход десятого 36 элемента И соединен с выходом пуска 67 з третьего 3 канала, вход прерывания 59 з которого соединен с выходом девятого 57 триггера, вход синхронизации которого соединен с выходом третьего 46.элемента ИЛИ-НЕ, вход синхронизации восьмого 56 триггера соединен с выходом второго 45 элемента ИЛИНЕ, первый вход которого соединен с выходом второго 28 элемента И и с третьим и четвертым входами первого 17 элемента И-ИЛИ-НЕ, третий и четвертый входы пятого 21 элемента И-ИЛИ-НЕ соединены со вторым входом второго 45 элемента ИЛИНЕ и с выходом. третьего 29 элемента И, второй вход которого соединен с выходом второго 53 элемента задержки и со вторым входом второго 28 элемента И, первый вход элемента ИЛИ 37 соединен с первыл входом первого 27 элемента И, второй вход элемента ИЛИ 37 соединен с выходом шестого 43 триггера и со вторыми входами седьмого 33 и девятого 35 элемента И, первый вход которого соединен с выходом третьего 54 элемента задержки и с первым входом восьмого 34 элемента И, второй вход которого соединен с выходом пятого 42 триггера и с третьил входом элемента ИЛИ 37, пятый вход десятого 36 элемента И соединен с выходом первого 48 элемента И-НЕ, первый вход которого соединен с третьим входом второго 49 элемента И-НЕ, с выходом четвертого 11 схемы сравнения и со входом первого 52 элемента задержки, шестой вход десятого 36 элемента И соединен с выходом второго 49 элемента И-НЕ, первый вход которого соединен со входом второго 53 элемента задержки, с первым входом третьего 50 элемента И-НЕ и с выходом пятой 12 схеМы сравнения, выход шестой 13 схемы сравнения соединен со входом третьего 54 элемента задержки, с третьими входами первого 48 и третьего 50 элементов И-НЕ, вторые входы которых соединены со вторым входом второго 49 элемента И-НЕ и с выходом элемента ИЛИ 37, выход третьего 50 элемента И-НЕ соединен с седьмым входом десятого 36 элемента И, выход которого соединен со входами сброса четвертого- шестого 4143 триггера, выход пятнадцатого 58 элемента И соединен со входом сброса первого-третьего 3840 триггера, выходы подтверждения и рерывания 65165 з первого-третьего 1,3 каналов соединены, соответственно, со входами шестнадцатого 51 элемента И, выход которого соединен со входами сброса седьмого-девятого 5557 триггеров, второй вход пятнадцатого 58 элемента И соединен с инверсным выходомсчетчика 23,Для работы системы необходимо:5 - входы 64164 з соединить с кнопками,на которые подаются потенциалы от цепи"ОБЩ" (для установки в единичное состояние триггеров 3840 при выборе резервного канала);10 - входы "Р" и "3" триггеров 4143 соединить с цепью "ЛОГ. 1" (потенциал высокого.уровня +58 через резистор 1 КОМ).- входы "Р" триггеров 3840. 55.57соединить с цепью "ОБЩ";15 - осуществить синхронизацию генераторов 83 каналов 1.3 в соответствии сосхемой, приведенной на фиг. 4.- обеспечить для буферных регистров85 и 86 логику реализации программного20 режима работы в соответствии с литературой 2;- цепь 63 устройства соединить с устройством индикации количества сбоев (например последовательно соединенные25 счетчик с дешифратором и индикатором всоответствии с литературой 3):- цепи 62162 з соединить через схемуИЛИ с устройством сигнализации;На фиг. 1 с целью упрощения схемы не30 показаны цепи установки в ноль триггеров3843, 55.57,На фиг. 2 в качестве примера реализации канала 1 приведена структурная схемамикроЭВМ "Электроника" с введением в35 нее через элементы И управляющих сигналов (активные - низкие уровни):- включения 93- отключенля 62г- требования прерывания ТПР 5940 В буферный регистр 86 помещается информация поступающая из предлагаемогоустройства на обьекты регулирования.Обращение к буферному регистру 85производится в программном режиме. За 45 пись информации в него производится посигналу "ВЫВОД" 99, вывод информации изнего на шину 68 производится по сигналутактового импульса, поступающего от генератора 83 через дешифратор 84,50Работа предлагаемого устройства целесообразна в помещениях и технологическихпроцессах с особо опасньили условиями,предусматривающими исключительно ре 55 дкое нахождение около него оператора,Работа системы происходит следующим образом: после включения питаниятриггеры 3843 и счетчик 23 устанавливаются в.нулевое состояние (на выходах низкий уровень сигнала).Перед включением в работу выбирается (выключается) резервный канал (например 3), на вход 64 з которого подается низкий потенциал от кнопки и триггер 40 переводится в единичное состояние, а каналы 1 и 2 включаются в работу в соответствии со своим программным обеспечением,Каналы 1 и 2 функционируют независимо и решают одну задачу с синхронизацией от генераторов 83 выдачи данных в буферные регистры 85 с перезаписью их в регистры 86 (при этом в ОЗУ хранятся копии данных контекста задачи завершенного интервала совместно с атрибутами состояния канала). 5 10 15 20 25 30 35 40 45 50 55 поступит на вход синхронизации счетчика 23 для счета и на вход 63 вычислительных каналов 13 для блокировки записи новой информации с выходов регистров 85 (при этом в регистре 86 сохранится информация предыдущего интервала времени) и для перевода каналов (сигналом 101 через передатчик 87) на программу прерывания по таймеру (вектор 100). При выполнении этой подпрограммы в каналах 1 и 2 процессоры считывают из ячеек ОЗУ данные предыдущего интервала и записывают их в регистры 85. Информация с выходов 68 регистров 85 каналов 1 и 2 поступает на входы схем сравнения 8, 11, 10 и 8, 9, 12, где происходит ее сравнение (на схемах 11 и 12) с истинным, действительным значением информации предыдущего интервала на выходе группы мажоритарных элементов 7. В результате сравнения, при равенстве информации, на выходе одной схемы сравнения 12 (если канал 1 неисправен) или двух 11 и 12 схем сравнения (если произошел случайный сбой) появятся сигналы высокого уровня,Сигналы высокого уровня от схем сравнения 11 и 12 поступят на входы элементов И-НЕ 4850, при этом на выходе элемента И-НЕ 49 (при наличии высокого уровня с выхода элемента ИЛИ 37) появится сигнал низкого уровня (на выходах элементов 48 и 50 остается сигнал высокого уровня), Сигнал низкого уровня с выхода элемента И-НЕ 49 поступит через элемент И 36 на вход сброса триггера 41 и переведет его в нулевое состояние, Низкий уровень сигнала с выхода триггера 41 снимет сигнал блокировки с линии 63, поступит на входы элементов И 27 и 28 и запретит прохождение единичных (высоких уровней) сигналов с выходов схем сравнения 11 и 12 через элементы задержки 52, 53 и элементы И 27, 28, т,е. при одиночном случайном сбое устройство продолжает работу с проверкой информации на предыдущем интервале времени и с регистрацией сбоя в счетчике 23, При появлении единичного сигнала на выходе только схемы сравнения 12 (в канале 1 информация предыдущего интервала в регистре 85 не равна истинной) на выходах элементов И-НЕ 4850 останутся единичные сигналы, триггер 41 останется в единичном состоянии и единичный сигнал с выхода схемы сравнения 12 поступит через элемент задержки 53 и элемент И 28 на вход элемента ИЛИ-НЕ 45, На выходе элемента ИЛИ-НЕ 45 формируется нулевой (низкий уровень) сигнал который поступит на вход синхронизации триггера 56 и переведет его в единичное состояние, при котором на его инверсном выходе появится нулевой сигнал которыйканала принимает (если элементы, обеспечивающие выполнение этих операций и цепи исправны) эту информацию, помещает ее в соответствующие регистры, Далее ЭВМ 5 сбойного канала обращается (если может) кЭВМ исправного канала 1 и передает код ответа. ЭВМ канала 1, в это время, ожидает ответ от ЭВМ сбойного канала и при его отсутствии формирует команду ВЕЗЕТ 10 (сброс) и отключает неисправный канал 1.При получении ответа (т.е, сбойный канал принял информацию) ЗВМ исправного канала передает код команды "ПУСК" и возвращается из прерывания в основную 15 программу. ЭВМ сбойного канала принимает код команды пуска, запускает основную программу и формирует бит пуска, который записывает в триггер 91. На инверсном выходе триггера 91 формируется 20 сигнал низкого уровня, который поступит Процессор в режиме прямого доступа к памяти обращается через блок сопряжения (например 5) к процессору соседнего канала 3 и производит чтение и анализ его РКС (регистр команд и состояний см, описание а.с; ЬВ 1291996), При РКС не равным нулю (это возможно в канале находящимся в резерве или неисправном) процессор обращается через блок сопряжения 4 к другому каналу.1 и производит чтение и анализ его РКС. Если и в этом случае РКС не равен нулю процессор формирует программный сброс (команда ВЕЗЕТ) - сигнал низкого уровня на линии 612, Этот сигнал поступает на входы элементов И-ИЛИ-НЕ 17 и 21, но формирует нулевой сигнал только на выходе элемента И-ИЛИ-НЕ 17, т.к. на втором входе элемента 21 находится блокирующий низкий уровень сигнала с выхода элемента И 29, Нулевой сигнал с выхода элемента КИЛИ-НЕ 17 поступит через элемент И 14 низким уровнем на вход отключения 621 канала 1 и через элементы И 47, 58 и 36 на входы сброса триггера 38,40,41 и счетчика 23. При этом канал 1 выключится, а канал 3 перейдет из реверсивного состояния в рабочее. В случае равенства содержимого ЯРКС нулю ЭВМ исправного канала 2 пересылает в режиме ПДП в ЭВМ сбойного ка нала 1 атрибуты своего состояния на момент появления сбоя (информационные данные, слово состояния процессора, коды состояний счетчиков и т.д.) ЭВМ сбойного. операций.30 Таким образом устройство при защитеот случайных сбоев выполняет следующиеоперации;- выявляет сбойный канал при пере ходе на программу прерывания по вектору 100, где происходит сравнение информации предыдущего интервала и, если она не испортилась; то устройство продолжает работу, в противном слу чае:- исправный канал пытается запустить (до трех - пяти раз) сбойный канал (процессор) путем записи в его память контекста задачи завершенного интер вала изсвоей памяти и передачи кодазапуска;- при невозможности запуска сбойного канала или при достижении количе 50 поступит по линии 592 на вход прерывания канала 2. В канале нулевой уровень поступит на вход инвертора 78 и вход ТПР процессора и переведет его в режим прерывания поограммы. Процессор 80 канала 2 прекратит выполнение текущей программы и выработает нулевой сигнал ППР 1 на линии 652 который переведет через элемент И 51 триггер 56 в нулевое состояние, а триггер 77, (фиг, 2) находящийся в нулевом состоянии, в единичное состояние с формированием на инверсном выходе нулевого сигнала, разрешающего прохождение нулевого сигнала ВВОД по линии 98 через элемент ИЛИ-НЕ 75, С выхода элемента 75 этот сигнал высоким уровнем разрешит передачу адреса вектора 94 из регистра 70 в магистраль канала и, проходя через элемент задержки 73 и передатчик 74. сформирует сигнал СИП на линии 95. Процессор принимает адрес вектора прерывания, снимает сигналы ВВОД, ППР 1 и переходит к выполнению программы запуска сбойного канала в соответствии с алгоритмом, приведенным на фиг, 3. по линии 67 через элемент И 36 на вход сброса триггера 41 и устанавливает его в начальное нулевое состояние, При этом в счетчике 23 будет зафиксирован появившийся сбой. При выполнении программы, появление следующего одиночного сбоя приведет к. увеличению состояния счетчика 23 и выполнению выше перечисленных ства сбоев определенного числа происходит отключение неисправного канала с подключением резервного путем формирования команды сброса исправным каналом или сигнала сброса при обнулении счетчика по достижении им оп ределе нного состоя ни я.Выполнение перечисленных операций повышает надежность и помехозащищенность устройства от случайных и единичных сбоев, 17 1758649Формула изобретения Устройство для обработки информации, содеркащее три резервируемых вычислительных канала, группу мажоритарных элементов, первую - третью схемы сравнения, первый-шестой триггерь 1, первый - третий элементы НЕ, первый-шестой элементы И, первый элемент задержки и элемент ИЛИ, причем информационные выходы первого- третьего резервируемых вычислительных каналов подключены к соответствующим входам мажоритарных элементов группы, а контрольные выходы подсоединены попарно к соответствующим входам первой - третьей схем сравнения, выходы мажоритарных элементов группы являются информационным выходом устройства, выходы четвертого- шестого элементов И подключены к счетным входам одноименных триггеров, выход элемента ИЛИ подсоединен к входам управления записью всех резервируемых вычислительных каналов, первый-третий входы установки резерва устройства подключены к входам установки соответственно первого-третьего триггеров, выходы которых подключены к входам включения одноименных резервируемых вычислительных каналов и через одноименные элементы НЕ - к первым входам соответственно четвертого-шестого элементов И, вторые входы шестого, четвертого и пятого элементов И подключены к выходам соответственно первого, второго и третьего элементов НЕ, а третьи входы - к выходам соответственно третьей, первой и второй схем сравнения, выход четвертого триггера подключен к первым входам первого и второго элементов И, выход пятого триггера подключен к первому входу третьего элемента И, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и надежности устройства, в него введены три блока сопряжения, четвертая-шестая схемы сравнения, шесть элементов И-ИЛИ-НЕ, счетчик сбоев, первый - третий элементы ИЛИ-НЕ, седьмой-шестнадцатый элементы И, второй и третий элементы задержки, седьмой - девятый триггеры и три элемента И-НЕ, выходчетырнадцатого элемента И соединен с первыми входами десятого и пятнадцатого элементов И и с входом сброса счетчика сбоев, счетный вход которого соединен с выходам элемента ИЛИ, прямой выход переполнения счетчика сбоев соединен с первыми входами первого - шестого элементов И-ИЛИ-НЕ, выходы которых соединены с первыми и вторыми входами одиннадцатого-тринадцатаго элементов И, выходы которых соединены с входами от 35 40 45 50 55 5 10 15 202530 ключения соответственно первого - третьего резервируемых вычислительных каналов и с соответствующими входами четырнадцатого элемента И, первые входы четвертой - шестой схем сравнения соединены с выходами мажоритарных элементов группы, а вторые входы - с контрольными выходами соответственно первого - третьего резервируемых вычислительных каналов, первые группы информационных входов - выходов которых соединены с первыми группами информационных входов - выходов первого - третьего блоков сопряжения соответственно, вторые группы информационных выходов - входов соединены с вторыми группами информационных входов - выходов второго, третьего и первого резервируемых вычислительных каналов соответственно, выход сброса первого резервируемого вычислительного канала соединен с вторыми входами третьего и шестого элементов И-ИЛИ-НЕ, второй вход первого элемента И-ИЛИ-НЕ соединен с выходом сброса второго резервируемого вычислительного канала и с. вторым входом пятого элемента И-ИЛИ-НЕ, второй входвторого элемента И-ИЛИ-НЕ соединен с выходом сброса третьего резервируемого вычислительного канала и с вторым входом четвертого элемента И-ИЛИ-НЕ, третий и четвертый входы которого соединены с выходом восьмого элемента И и с первым входом третьего элемента ИЛИ-НЕ, второй вход которого соединен с выходом девятого элемента И и с третьим и четвертым входами второго элемента И-ИЛИ-НЕ, второй вход первого элемента И соединен с выходом первого элемента задержки и с первым входом седьмого элемента И, выход которого соединен с первым входом первого элемента ИЛИ-НЕ и с третьим и четвертым входами шестого элемента И-ИЛИ-НЕ, третий и четвертый входы третьего элемента И-ИЛИ-НЕ соединены с выходом первого элемента И и с вторым входом первого элемента ИЛИ-НЕ, выход которого соединен с входом синхронизации седьмого триггера, выход которого соединен с входом прерывания первого резервируемого вычислительного канала, выход пуска которого соединен с вторым входам десятого элемента И, третий вход которого соединен с выходом пуска второго резервируемого вычислительного кана- . ла, вход прерывания которого соединен с выходом восьмого триггера, четвертый вход десятого элемента И соединен с выходом пуска третьего резервируемого вычислительного канала, вход прерывания которого соединен с выходом девятого триггера, вход синхронизации которого соединен с выходом третьего элемента ИЛИ-НЕ, вход синх