Устройство для подключения устройств ввода-вывода к многосегментной магистрали

(61) 1272336 (2) 4345867/24-24 (22) 1812,87 (46) 5.05,90. Бюл. Р (72) Д.В.Авдеев, А,В, И.А.Палей и М.В,Полещ (53) 681.3(088.8) (56) Авторское свидет 9 1272336, кл. С Об Р 18нтипова,льство СССР 13/10, 1985,ЧЕНИЯОГОСЕГк вычисть примеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К А ВТОРСКОМУ СВИДЕТЕЛЬСТ(54) УСТРОЙСТВО ДЛЯ ПОДКЛЮУСТРОЙСТВ ВВОДА-ВЫВОДА К МНИЕНТНОЙ МАГИСТРАЛИ(57) Изобретение относитсялительной технике, может бь Изобретение относится к вычисли-тельной технике, может быть применено в системах телеобработки и сетяхЭВМ, построенных на базе технических средств Единой системы ЭВМ, дляобмена информацией между абонентамии электронной вычислительной машиной или между электронными вычислительными машинами по каналам передачи данных, и является дополнительным к авт,св, 1 Ф 1272336,Цель изобретения - повышение коэф"фициента использования оборудования,На фиг,1 представлена блок-схемаустройства; на фиг2 - схема блокасканирования каналов передачи данных;на фиг,3 - схема линейного. адаптера;на фиг.4 - схема блока обработкиадресов и данных; на фиг.5 - схемаблока связи; на фиг.б - схема узловсвязи с блоком отображения на неко в системах телеобработки и сетях ЭВМ, построенных на базе технических средств Единой системы ЭВМ,для обмена информацией между абонентами и ЗВМ или между двумя ЭВМ поканалам передачи данных и являетсяусовершенствованием изобретения поавт.св, Ф 1272336. Цель изобретения - повышение коэффициента использования оборудования устройства, Этодостигается введением в устройствоПополнительных связей между блокомсканирования каналов передачи данных, памятью и регистром адреса,1 з.п. ф-лы, 11 ил,фиг,7 - схема узла синхронизации связи с блоком отображения; на фиг,8схема блока контроля и задания час- фф тоты обмена; на фиг.9 - схема блока ф синхронизации; на фиг,10 - схема бло- ф ка переключения каналов ЗВМ; на фй фиг.1 - схема блока связи с памятью, фУстройство содержит (фиг,1) блок 1 обработки адресов и данных, память р 2, регистр 3 следующего адреса, регистр 4 адреса, блок 5 связи, блок6 сканирования каналов передачи данных блок 7 отображенияузел 8связи с блоком отображения, узел9 синхронизации связи с блоком отображения, блоки 10 контроля и задания Ьь) частоты обмена, блок 1 синхронизации, двунаправленные коммутаторы 12 обмена, линейные адаптеры 3, блок14 переключения канэлсн ЭВГ 1, блок15 связи с гамятью, дополнительную1 Зб 4 бЗЕ Составитель В.Вертлибедактор М,Келемеш Техред М,Ходанич рректор М.По ираж 5 б 4 сное,ГКНТ СССР бедственно-издательский комбинат Натент", г, Ужгород, ул. Гагарин аказ 1161ЩЩЦЦ Го с уда венного комитета по изобретени 113035, Москва, 3-35, Раушская и открытиям иб., д. 4/5память 16, выходы 17 и входы 18данных линейных адаптеров, выход 19.и вход 20 устройства, соединенные сканалом ввода-вывода первой ЭВМ, выход 21 и вход 22 устройства, соедиценные с каналом ввода-вывода второйЭВМ,Блок 6 сканирования каналов передачи данных (фиг,2) содержит дешифра.Отор 23, регистр 24 передачи данныхрегистр 25 вывода, счетчик 26 адреса,буферный регистр 27 адреса, регистр28 запомненного адреса, мультиплексор29, управляющую память 30, буфернуюпамять 31, коммутатор 32, регистр33 адреса, первый рабочий регистр34, второй рабочий регистр 35, регистр 36 адреса. памяти, регистр 37ввода, регистр 38 приема данных, генератор 39 импульсов, делитель 40тактов линии 41-51 входов и выходов блока б,Линейный адаптер 13 (фиг.З) соде.ржит первый 52 и второй 53 регистры,мультиплексор 54, первый 55 и второй56 фронтовые триггерыстатическийтриггер 57, коммутатор 58, счетныйтриггер 59, третий 60, четвертый61 и пятый 62 фронтовые триггеры,линии 63-69 входов и выходов линейного. адаптера 13,Блок 1 обработки адресов и данных(фиг,б) содержит счетчик 94, группурегистров 95, селектор-мультиплексор96, дешифратор 97, информационно-индикаторный вход 98, тактовый вход 99,установочный вход 100, управляющийвход 101, информационныи вход 102,55информационный выход 103, информационно-индикаторный выход 104,Узел 9 синхронизации связи сбпоком отображения (фиг) содержит генератор 105 импульсов, триггеры106 и 107, дешифратор 108, группурегистров 109, элементы И 110, 11,счетчик 112, элемент И 113, селектормультиплексор 114, индикаторный вход115-, информационный вход 116, синхровыходы 117-119 информационный выход120, индикаторный выход 121.Блок 10 контроля и задания частотыобмена (фиг8) содержит переключатель122, дешифратор 123, сумматор 124 помодулю два, элементы НЕ (инверторы)15, сумматоры 126 по модулю два,триггеры 127, триггеры 128, элементь 1ИЛИ 129 и 130, адресный:вход 131,управляющий вход 132, контрольныйвход 133, тактовый вхоц 134, адресныйвыход 135, контрольный выход 136,управляющий выход 137,Блок 11 синхронизации (фиг,9) содержит узел 138 запуска тактов, распределители 139 и 140, узел 141 формирования синхроимпульсов, узел 142сравнения,Блок 14 переключения каналов ЭВМ(Фиг,10) содержит наборные поля 143и 144, схемы 145 и 146 сравнения,элементы ИЛИ-НЕ 147 и 148, элементыИ 149, узлы элементов И 150-153, элемент И 154, триггеры 155, элементИЛИ 156, триггер 157, разрешающийвход 158, управляющий вход 159, упракляющий выход 160,Блок 15 связи с памятью (фиг.11)содержит дешифратор 161, первый 162и второй 163 регистры сдвига, регистр164 управления и регистр 165 состояния, буферную память 166, мультиплек-.сор 167, информационно-управляющийвход 68, информационно-управляющийвыход 169 адресно-информационныйвыход 170 адресно-информационныйвход 171.На фиг, и 4 показаны также линии172-185 входов и выходов блокаУстройство может функционироватьсовместно с ЭВМ в локальном иудаленном режимах,В локальном режиме устройство логически подключается к каналу вводавывода выбранной ЭВМ, При передачеданные из ЭВМ поступают через блок 14в блок 5, откуда переписывают"я в режиме прямого доступа в память 2, Изпамяти 2 данные также в режиме прямого доступа пересылаются в блок 6.После передачи блока данных блок 6вызывает прерывание программы управ1564638 51015 25 30 35 40 45 50 55 ления, по которому программа управления либо завершает передачу, либоопределяет следующий блок данныхв памяти 2, который пересылается вблок 6, который осуществляет параллельно-последовательное преобразование данных и побитно передает ихчерез коммутатор 12 в линейный адаптер 13, откуда данные поступают вканал передачи данных. При приемеданные из канала передачи данных поступают в ЭВМ в обратном порядке,Если во время обмена данными произошел отказ ЭВМ, то блок 14 обеспечивает автоматическое переключение нарезервную ЭВМ, тем самым значительноповышая живучесть системы. Блок 15т дополнительная память 16 в обменеданными между ЭВМ и каналами передачи данных не участвуют,В целях диагностики, а также вслучае отказа устройства блок 15 идополнительная память 16 обеспечивают загрузку в память 2 внутреннихфункциональных тестов, хранящихсяна магнитном носителе. Выполнениевнутренних функциональных тестовпозволяет проверить работоспособностьустройства и в случае отказа локали 3зовать неисправность,В удаленном режиме устройство располагается на значительном удаленииот ЭВМ и соединяется с помощью канала передачи данных, выполняющего рольканала концентрации данных, с другимустройством, работающим в локальномрежиме. Поток данных при этом описы-вается следующим образом, Устройством, работающим в удаленном режиме,принимаются данные из каналов передачи данных и записываются программой управления в память 2, Далеепрограмма управления считывает данныеиз памяти 2 и передает их черезблок 6 в канал концентрации данных.Из канала концентрации данных данныепринимаются устройством, работающимв локальном режиме, и передаются вЗВМ. Передача из ЭВМ осуществляетсяв обратном порядкеБлок 15 и дополнительная память 16 обеспечивают загрузку устройства, работающего в удаленном режиме, программой, загружающей рабочую программу управления иэЭВМ по каналу концентрации данных,а также загрузку внутренних функциональных тестов для диагностики устройства,6 Устройство работает следующим образом. При приеме данные иэ канала псре дачи данных поступают на вход данных одного из линейных адаптеров 13 (фиг,1, 3),По фронту тактовой частоты, определяющей скорость обмена и поступающей на тактовый вход 64 линейного адаптера 13, из блока 10 контроля и задания частоты обмена первый бит данных, принимаемых из линии, записывается в триггер 69 и при этом сбрасывается счетный триггер 59По следующему фронту тактовой частоты счетный триггер 59 установится и сигнал с его выхода вызовет перепись первого бита данных из триггера 60 втриггер 61 и запись в триггер 62 второго бита данных, принятых из линии.При этом установится триггер 57, который указывает на прием двух битовданных, Для обеспечения нормальнойработы задержка на элементе 59 должна быть меньше. задержки на элементе60, чтобы первый бит данных из триг-.гера 60 переписался в триггер 61 прежде, чем изменится значение триггера60, При обрашении блока 6 сканирования каналов передачи данных к данному линейному адаптеру 13 сигнал с выхода триггера 57 и биты данных из триггера 6) и триггера 62 через коммутатор 58 поступят на информацион.ный выход 68 линейного адаптера 13,Прием последующих битов данных иэ канала связи происходит аналогично, По третьему фронту тактовой частоты в триггер 60 записывается третий бит данных и сбросится счетный триггер59, по четвертому фронту тактовойчастоты произойдет запись третьегои четвертого битов данных соответственно в триггеры 61 и 62 и установится триггер 57. При следующем обращении блока 6 сканирования каналов передачи данных к цанному линейномуадаптеру 13 опять сигнал с выходатриггера 57, указывающий на приемдвух битов, и биты данных через коммутатор 58 поступят на информационный выход 68 линейного адаптера 13.Чтобы обеспечить нормальный приемданных блок 6 сканирования каналовпередачи данных должен блокироватьприем битов данных в случае отсутствия сигнала, указывающего на приемдвух битов, и при наличии его сбрасы 7 1564638 8вать триггер 57 путем подачи на еговход сброса сигнала через информационно-управляющий вход 63 линейногоадаптера 13,С информационного выхода 68 выбранного линейного адаптера 13 черездвунаправленный коммутатор 12 обменабиты данных поступают на первый информационный вход 43 блока 6 сканирования каналов передачи данных,Блок 6 сканирования каналов передачи данных при приеме работает следующим образом (фиг.2)С информационного входа 43 блока6 сканирования каналов передачи данных биты данных записываются черезкоммутатор 32 в управляющую память 30.Для обеспечения одновременного и независимого обмена данными по всем каналам передачи данных для каждоголинейного адаптера 13 в управляющейпамяти 30 и в буферной памяти 31отведены соответственно постояннаяячейка памяти и постоянная область 25памяти. Обращение к определенномулинейному адаптеру 13 производитсяв то время, когда на выходе счетчика 26 адреса формируется адрес данного линейного адаптера. Этот адресчерез мультиплексор 29 адресует ячейку управляющей памяти 30 и областьбуферной памяти 31.При этом управляющее слово данных,хранящееся в ячейке управляющей памяти 30, переписывается в рабочий регистр 34. С помощью битов указателяобласти, являющихся частью управляющего слова, адресуется одна из ячееквыбранной области буферной памяти 31. 40При обращении к определенному линейному адаптеру 13 биты данных свхода 43 бпока 6 и уже принятые битыданных из рабочего регистра 34 черезкоммутатор 32 записываются в выбранную ячейку управляющей памяти 30.Если при этом произошло дополнениеимеющихся битов данных,цо байта, топри следующем обращении к этому линейному адаптеру 13 этот байт данныхперепишется из рабочего регистра 34через коммутатор 32 в выбранную ячейку области буферной памяти 31Такимобразом, в области буферной памяти31 будут накапливаться байты данных,55принятые иэ канала пере,цачи данных.Для нормального функционированияблок 6 сканирования каналов передачиданных должен обеспечивать взаимодействие и с управляющей программой,С этой целью, чтобы не прерывать периодичность обращений к линейнымадаптерам 13, после каждого обращения производится выборка слова изуправляющей памяти 30 по адресу изрегистра 33 адреса, куда адрес можетбыть загружен управляющей программсйчерез регистр 25 вывода с помощьюкоманд вывода. При этом управляющаяпрограмма может с помощью команд вывода через регистр 25 вывода и коммутатор 32 изменять фрагменты выбранного слова, хранящегося в управляющеипамяти 30, а также с помощью командввода считывать фрагменты слова через рабочий регистр 34 и регистр 37ввода, Таким образом, обеспечиваетсянепрерывность обращений к линейнымадаптерам 13 и взаимодействие суправляющей программой, В случаеприема из выбранного канала передачиданных в область буферной памяти 31и двух и более байтов байты в моментобращения к выбранному линейномуадаптеру через рабочий регистр 35 записываются в регистр 38 приемаданных, адрес памяти из выбранногослова управляющей памяти 30 через рабочий регистр 34 записывается в регистр 36 адреса памяти, адрес выбранной ячейки управляющей памяти ЗО записывается в регистр 28 запомненногоадреса и возникает запрос от блока6 сканирования каналов. По данномузапросу блок 1 обработки адресов иданных приостанавливает выполнениекоманд управляющей программы и байтыданных из регистра 38 приема данныхпо адресу из регистра 36 адреса памяти записываются в режиме прямогодоступа в памяти 2, После пересылкибайтов данных в память 2 в первыйсвободный от команд ввода-вывода интервал времени, предназначенный длявзаимодействия с управляющей программой, производится выборка из управляющей памяти 30 слова по адресу изрегистра 28 запомненного адреса,Управляющее слрво через первый рабочий регистр 34 и коммутатор 32 записывается обратно в управляющую память30. При этом указатель области буФерной памяти изменяется таким образом,что ячейки области буферной памяти31, из которых передались байты впамять 2, становятся свободными. Изпамяти 2 байты данных также в режимепрямого доступа через блок 5 связи и блок 14 переключения каналов ЭВМ поступают в выбранную ЭВМ. При передаче байты данных из ЭВМ через блок 14 переключения каналов ЭВМ и блок5 5 связи в режиме прямого доступа записываются в память 2, 11 з памяти 2 данные поступают в блок 6 сканирования каналов передачи данных, 1 ОБлок 6 сканирования каналов передачи данных при передаче данных работает следующим образом (фиг.2). Команды ввода-вывода управляющейпрограммы распознаются дешифратором23, По командам вывода адрес выбранного линейного адаптера 13 загружает"ся в регистр 33 адреса, В последующие моменты взаимодействия с управляющей программой командами выводав управляющем слове управляющей памяти 30 устанавливается режим передачи и адрес памяти 2, по которомухранятся байты передаваемых данных. 25При обращении к выбранному линейному адаптеру 13 при наличии режимапередачи и пустой области буфернойпамяти 31 адрес памяти 2 записывается в регистр 36 адреса памяти и возникает запрос, По данному запросув режиме прямого доступа байты данных из памяти 2 через регистр 24передачи данных заполняют буфернуюпамять 31. При обращении к выбранно"35му линейному адаптеру байт данных изобласти буферной памяти 31 через второй рабочий регистр 35 и коммутатор32 переписывается в управляющее слово управляющей памяти 30, откуда биты 40данных при последующих обращенияхк выбранному линейному адаптеру черезпервый рабочий регистр 34 и коммутатор 32 поступают на адресно-информационный выход 47 блока, По мере освобождения ячеек области буфернойпамяти 31 байты данных из памяти 2в режиме прямого доступа переписываются в свободные ячейки,При обращении к линейному адаптеру в случае передачи всех байтов данных адрес линейного адаптера записывается в буферный регистр 27 адресаи возникает прерывание. При прерывании управляющей программы адрес из55буферного регистра 27 адре:са переписывается в регистр 33 адреса, иэ которого считывается командой ввода,т,е, управляю 11 ы крограке;нает о завершении передачи данных по данному каналу передачи данных,С адресно-информационного выхода46 блока 6 сканирования каналов передачи данных через двунаправленныйкоммутатор 12 обмена биты данных поступают на информационно-управляющийвход 63 линейного адаптера 13.При передаче данных линейный адаптер 13 работает следующим образом(фиг3).С информационно-управляющего входа63 линейного адаптера 13 биты данных записываются во второй регистр53. В начальный момент времени счетный триггер 59 сброшен и на выходмультиплексора 54 проходит сигнал спервого информационного входа мультиплексора 54, Втда по первому фронту тактовой частоты первый бит данныхиз второго регистра 53 через мультиплексор 54 запишется в триггер 55,установится счетный триггер 59 исигнал с его выхода вызовет записьвторого бита данных в триггер 56,переключит мультиплексор 54 на второйинформационный вход и установит триггер 57, По второму фронту тактовойчастоты второй бит данных из триггера 56 через мультиплексор 54 переписывается в триггер 55, сбрасываетсясчетный триггер 59 и переключаетсямультиплексор 54 на первый информационный вход, С выхода триггера 55биты данных в последовательном кодепоступают на выход 67 линейного адаптера 13 и в канал передачи данных,По следующим фронтам тактовой частоты передача битов данных иэ. второго регистра 53 на выход 67 линейногоадаптера 13 происходит аналогично,При обращении блока 6 сканированияканалов передачи данных к данномулинейному адаптеру 13 сигнал с выхода триггера 57, указывающий, чтовторой регистр 53 уже свободен и биты данных из него уже переписалисьв первый триггер 55 и второй триггер56, поступает через коммутатор 58 наинформационный выход 68 линейногоадаптера 13, Для обеспечения нормальной передачи блок 6 сканирования каналов.передачи данных в случае отсутствия сигнала, указывающего, что второй регистр 53 свободен, должен блокировать запись битов данных во второй регистр 53, а в случае наличияданного сигнала должен записать двабита данных в регистр и сброситьтриггер 57. Регистры 52 и 53 используются для хранения информации, обеспечивающей необходимый режим работы5адаптера 13 и канала передачи данных,Блок 1 обработки адресов и данныхработает следующим образом (фиг.4).Дешифратор 74 воздействует на.блок 11, который вырабатывает последовательность тактов, обеспечивающихвыборку команды, адрес которой содержится в регистре 4. Адрес из регистра 3 поступает на коммутатор 76. Затем адрес подается на арифметическийузел 77, куда через коммутатор 75поступает константа. Арифметическийузел 77 выполняет операцию сложения,а полученный результат подаетсяна узел 73 регистров Вычисленныйарифметическим узлом 77 результатзапоминается в этих регистрах. На .этом Фаза выборки команды заканчивается,В фазе выполнения команда поступает на вход дешифратора 74, которыйпропускает адрес регистра узла 73,в котором хранится адрес ячейки памяти, и открывает коммутатор 76. Ариф"метический узел 77 пропускает адрес 3 Оячейки памяти на регистр 4 адреса изапоминается в нем. Дешифратор 74пропускает на вход узла 73 вдрес,регистра в который необходимо записать байт, прочитанный из памяти,Байт узла 73, который не должен1меняться в процессе выполнения команды, поступает через коммутатор 76на вход арифметического узла 77, который раздваивает этот байт и пропускает полученный результат на регистр71 данных, Дешифратор 74 воздействуетна блок 11, а последний запускает последовательность сигналов, обеспечивающих чтение полуслова В котором 45расположен требуемый байт, из памяти2 по адресу, хранимому в регистре 4,Содержимое регистра 71 через коммута-,тор .75 поступает на арифметическийузел 77. Дешифратор 74 в зависимостиот состояния бита команды и младшего разряда адреса определяет опера-цию "Транзит", либо операцию "Транзит с перемешением байтов",Результат из узла 77 поступает55на выбранный регистр узла 73, Адресследующей команды, сохраненный врегистре 3, поступает на регистр 4 и запоминается в нем, На этом выполнение команды заканчивается,Блок 5 связи работает следующимобразом (фиг.5).Обмен данными мел; у ЭВМ и устройством осуществляется по командам ввода-вывода ЭВМ, которые поступают вблок 5 и через вход 87 - в регистр85 команд. Код команды ввода-выводачерез выход 91 выдается в олок 1.Программа управления определяет режимобмена данными и через вход 89 вьЩает последовательность команд вводаи вывода, которые дешифруются на дешифраторе 78 и определяют дальнейшегоработу блока 5.При передаче данных от ЭВМ данными,поступающие через вход 87 и узел 80,заносятся в буферную память 84, Иэбуферной памяти 84 данные через выход92 записываются в памяти 2 по адресу, записанному в регистр 81 адресаиз блока 1 по команде вывода. Припередаче данных от устройства к ЭВМданные из памяти 2 записываются в буФерную память 84 и через выход 88 поступают в .ЭВМОбмен данными осуществляется подуправлением программы управления,Информация о состоянии устройства иуправления интерфейсом из блока 1по командам вывода заносится в регистр 82 состояния и регистр 83 управления. Содержимое регистров 82 и 83через выход 88 поступает в ЭВМ.С помощью диагностических командввода и вывода от БЦУ через элементИ 79 и узел 86 возможна проверкавзаимодействия с каналом ввода-вывода блока сопряжения без подключенияк ЭВМ,Узел 8 связи с блоком отображенияработает следующим образом (фиг.6).Мультиплексирование информации,подлежащей передаче на органы индикации блока 7, осуществляется селектором-мультиплексором 96. Разрядностьселектора-мультиплексора 96 определяется с точки зрения оптимальностиколичества свяеей с блоком 7 и структурой элементной базы. Количествонаправлений селектора-мультиплексораопределяется количеством органов индикации пульта, Яа информационныйвход .счетчика 94 с входа 99 узлапоступает тактовая частота запускас выхода 117 узла 9. По каждому состоянию этого счетчика 94 информацияс входа селектора-мультиплексора 9 бузла передается по одному гз направлений на выход 103 узла в узел 9, Посостоянию счетчика 94 формируются5соответствующие сигналы на выходахдешифратора 97 и опрашиваются в соответствующий момент времени, определяемый тактовой частотой опроса, пос тупающей на дешифратор 97., Сос тояние0регистров 95 запоминается в соответствующих разрядах, Таким образом,осуществляется демультиплексированиеинформации, поступающей на вход 102узла, Работа счетчика 94 синхронизирована с работой двоичного счетчикав узле 9, Синхронизация осуществляется с помощью сигнала, поступающегона вход сброса счетчика с узла 9,Узел 9 синхронизации связи с блоком отображения работает следующимобразом (фиг,7).Генератор 105 вырабатывает импульсы прямоугольной формы, на выходеэлемента И 110 формируется тактовая 25частота запуска, котсрая обеспечива-.ет запуск счетчика 12, управляющегомультиплексированием информации,Эта же тактовая ч стота поступает навыход 117, На выходе элемента И 111 30формируется тактовая частота опроса,поступающая на вход управления депифратора 108, Эта же тактовая частота постуггает на выход 18 узла, Навыходе элемента И 113 формируетсясигнал сброса счетчика, ио которомуосуществляется сброс счетчика 94 вузле 8 в момент, когда счетчик 112переходит в нулевое состояние,40Мультиплексирование информации,считанной с органов управления пульта инженера, осуществляется селектором-мультиплексором 114. По каждомусостоянию счетчика 112 информация 4с входов селектора-мультиплексора 114,соединенных с входом 115 узла, передается по одному из направлений,определяющих выходы сслектора-мультиплексора 114, соединенных с выходом50120 узла, По каждому состоянию счетчика 112 формируются соответствующиесигналы на выходах дешифратора 108,Выходы этого дешифратора опрашиваютсяв момент времени, определяемый такто 55вой частотой опроса, поступающейна вход управления дешифратора 108,Состояние регистров 109 запоминаетсяв соответствующих разрядах, теосуд ествляется демультиплексирование информации, ггостугсаюшей с узл 8,Блок 10 работает следуюцгим образом (фиг.8).Набор тактовых частот поступаетна входы переключателя 122 и четыре из пих поступают с его выхода на входы триггеров 27 и через ииверторы 25 - на входы триггеров 128, Частота этих сигналов в 2 раза больше, чем заданные скорости передачи данных из устройства Так как т 1;иг еры 127 и 128 обеспечивают деление поступающей на их входы частоты надва то на их выходах формируютсясигнальг, частота которых численноравна требуемым скоростям передачиданных. Наличие инверторов 125обес:гечивает смешение момента переключения сигналов на их выходах на1/4 часть периода по отношению кмоментам переключения сигналов навыходах триггеров 127,Сигналы с выходов триггеров 127 и128 поступают в адаптеры 13 и управляют скоростью передачи цанных изустройства в канал передачи данных,причем в адаптерах 13 с четными номерами используются передние фронтыданных сигналов, а в адаптерах 13с нечетными номерами - задние фронты,Такой способ формирования тактовыхчастот обеспечивает одновременноепереключение сигналов на стыке устройства сопряжения с каналами передачи данных только для одной четвертойчас 7 и его выходов,Сумматор 124 контролирует код адреса, поступающий на вход дешифратора 123, При поступлении адреса счетным .,исло единиц сумматор 124вырабатывает сигнал ошибки черезэлемент 11 Л 11 30 на выход 13 б,При отсутствии ответного сигналаат адресуемого адаптера 13 нли наличии ответного сигнала а г неадресуемого адаптера 13 на вь.ходе одного изсумматоров 12 о вь.рабатыгзаетс я сигнал,поступающий на элемент ИЛИ 129. Сигналс выхода элемента 1 гИ 129 поступает через элемент ИЛИ 130, и на выходе136 вырабатывается сигнал об ошибкеадресации,Блок 15 связи с памятью работаетследчощггм образом. (фиг11),Ганные записи и уиравггения иакоггителем поступают из олокаи вход168 блока 5 и с помощью команд вио 1564638да-вывода, распознаваемых дешифратором 161, записываются в регистры62 и 164, С выхода регистра 164сигналы, управляющие памятью 16поступают на выход 170 блока 15.С выхода регистра 162 данные записив последовательном коде поступаюттакже на выход 70 блока 15 длязаписи на носитель информации и записываются в буферную память 166,Данные, считанные в последовательномкоде с носителя информации, поступают с входа 171 блока на регистр 163через мультиплексор 167, с помощью 5команд ввода, распознаваемых дешифратором 161, поступают в параллельном коде в блок 1 через выход 169блока 15.Командами вывода в регистре 164управления может быть установлендиагностический режим, При этом данные чтения поступают на. регистр 63сдвига из памяти 166 через мультиплек"сор 167. При этом программа управления может записать в память 166 данные, считать данные и сравнивать считанные данные и данные записи, т.е,может быть проверена работоспособность блока 15 без использования памяти 16. Данные о состоянии памяти16 .поступают на вход 171 блока 15,заносятся в регистр 165 состояния ис помощью команд ввода поступают навыход 169 блока и в блок 1, Данныеуправления памятью 16 из регистра164 управления поступают на выход 170блока и управляют работой памяти 16.Блок 14 переключения каналов ЭВМработает следующим образом (фиг.10). 4 ОЛогическое подключение устройствак каналу ввода-вывода одной. ЭВМ производится при установленном триггере 155, Логическое подключение устройства к каналу ввода-вывода другой 45ЭВМ производится при установленномтриггере 157, Устройство вьполненотак, что запрещает подключение устройства одновременно к двум ЭВМ.Подключение к каналу осуществлялосьпри сравнении адреса, поступающегоиз канала ввода-вывода ЭВМ, и адреса,поступающего с наборного поля 143 и144 подканалг ввода-вывода ЭВМ. Отключение от канала осуществляетсяпри по туплении сигнала "Сброс системы" на входы триггеров 155 и 57, атакже при отключении канала вводавьпода,ЭВМ на блоке 7,Формула изобретения 1 "стройство для подключенияустройств ввода-вывода к многосег-.ментной магистрали по автсв,У 1272336, о т л и ч а ю щ е е с ятем, что, с целью повышения коэффициента использования оборудованияустройства, фвторой информационныйвход и информационный выход блокасканирования каналов, передачи данных соединены соответственно с выходом и информационным входом памяти,а второй адресный выход - с вторыминформационным входом регистра адреса, причем блок сканирования каналов передачи данных содержит дешифратор, регистр передачи данных, регистрвывода, счетчик адреса, буферныйрегйстр адреса, регистр запомненногоадреса, мультиплексор, управляющуюпамять, буферную память, коммутатор,регистр адреса, два рабочих регистра, регистр адреса памяти, регистрввода, регистр приема данных, генератор импульсов, делитель тактов,причем второй информационный входблока сканирования через регистр передачи данных соединен с информационным входом буферной памяти, выходкоторой через второй рабочий регистрсоединен с первыми информационнымивходами коммутатора и регистра вводаи через регис гр приема,;анных - синформационным выходом блока сканирования, информационно-управляющийвход которого соединен с ьходом дешифратора и через регистр вывода -со вторым информационным входом коммутатора и первым информационным входом регистра адреса, выходы дешифратора соединены с первым управляющим входом коммутатора и с управляющими входами регистра ввода и регистра адреса, первый выход регистра адреса и выход регистра ввода соединены с информационно-управляющим выходом блока сканирования, первый информационный вход которого соединен с третьим информационным входом коммутатора, выходы которого соединены с адресно- информационным выходом блока сканирования и с информационными входами буферной и управляющей памяти, выходуправляющей памяти соединен с первьыИнформационным входом первого рабочего регистра, контрольный вход блокасканирования соединен с вторым инфор 17 1564638мационным входом первого рабочего регистра, первый выход которого соедигнен с первым адресным входом буфернойпамяти, второй выход первого рабочего регистра соединен с четвертым информационным входом коммутатора, свторым информационным входом регистра ввода и через регистр адреса памяти - с вторым адресным выходом блокасканирования, выход счетчика адресасоединен с первым адресным и управляющим выходами блока сканирования,с первым информационным входом мультиплексора, через регистр запомненного адреса с вторым информационнымвходом мультиплексора и через буферный регистр адреса - с вторым информационным входом регистра адреса,второй выход которого соединен суправляющим входом мультиплексора,выход которого соединен с вторым адресным входом буферной памяти и садресным входом управляющей памяти,выход генератора импульсов через делитель тактов соединен с тактовымвыходом блока сканирования и евторым управляющим входом коммутатора,2,устройство по п,1, о т л и -ч а ю щ е е с я тем, что каждыйлинейный адаптер содержит два регистра, мультиплексор, пять фронтовыхтриггеров, статический триггер, коммутатор и счетный триггер, причем35первые выходы первого и второго регистров и выход первого фронтовоготриггера образуют информационный выход линейного адаптера, первый -третий информационные входы коммутара соединены соответственно с выходом статического триггера и с вторыми выходами првого и второго регистров, первый и второй выходы коммутатора соединены с информационными контрольным выходами линейногоадаптера, первый управляющий входкоммутатора соединен с адресным входом линейного адаптера и управляющими входами первого и второго регистров, информационные и установочныевходы которых соединены с информационно-управляющим входом линейногоадаптера, входом сброса .статическоготриггера и вторым управляющим входомкоммутатора, третий и четвертый выходы второго регистра подключены кпервому информационному входу мультиплексора и информационному входувторого фронтового триггера, выходомсоединенного с вторым информационнымвходом мультиплексора, выход которого подключен к информационному входупервого фронтового триггера, установочные входы первого и третьегофронтовых триггеров соединены стактовым входом линейного адаптераи входом счетного триггера, выходомподключенного к установочным входамстатического триггера, второго, четвертого и пятого фронтовЪх триггерови управляющему входу мультиплексора,четвертый и пятый информационные входы коммутатора соединены соответственно с выходами четвертого и пятогофронтовых триггеров, информационныевходы которых . соединены соответственно с выходом третьего фронтовоготриггера и информационным входомлинейного адаптера, информационныйвход третьего фронтового триггерасоединен с информационным входомлинейного адаптера,