Устройство для контроля вычислительных программ

(5 4 С 06 Р1 ИСАНИЕ ИЗОБРЕТЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ В 47 П.Головко,ий, Н.Б.Парамонов программ в устройство введены распрецелитель, коммутатор тестовых воздействий, коммутатор выходных величин, блок регистров адресов входныхвеличин, блок регистров адресов выходных величин, элемент ИЛИ, группа элементов ИЛИ. Устройство позволяет реализовать метод вероятностного тестирования программ и можетбыть использовано в устройствах управления специализированных цифровыхвычислительных машин при отладке программ, реализующих вычисление сложных математических функций. 4 з.п.ф-лы, 12 ил. тельство СССР 11/00, 1976. ельство СССР 11/00, 1975. КОНТРОЛЯ ВЫЧИ(54) УСТРОЙСТВО ЛИТЕЛЬНЫХ ПРОГР (57) Предлагае тирования вычи относящееся к о техники и соде ния, генератор ОО ОО СУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидВ 630630, кл. С 06 РАвторское. свидетУ 527707, кл, С 06 Р ся устройство для теслительных программ,бласти вычислительнойжащее блок управлеслучайных чисел, блок статистических анализаторов. С цельюрасширения класса решаемых задач путем обеспечения возможности статистического контроля вычислительных1278856 Опруктура служебной страницы О/7 Фиг. Составитель И.Сигалов упица Техред Л. Олейник Корр екекь акт Заказ 684 ая наб. Производственно-полиграфическое предприятие,г.ужгород,ул.Проектна 8 Тираж 671ВНИИПИ Государственного копо делам изобретений и113035, Москва, Ж, Рауш Подписноитета СССРткрытий1 12788Изобретение относится к вычислительной технике и может быть использовано в устройствах управления специализированных цифровых вычислительных майин (СЦВМ) для обеспечения от-5 ладки программ вычисления сложных математических функций.Цель изобретения - расширение класса решаемых задач за счет обеспечения статистического контроля вы О числительных программ,Предлагаемое устройство реализует вероятностный метод тестирования программ, сущность которого заключается в следующем. На вход испытуемой прог раммы подаются наборы значений входных переменных, представляющих собой случайные числа, распределенные по некоторому закону. На каждом из наборов реализуется программа и опре деляются вероятностные характеристики случайных величин являющихся выходными для выбранного множества контрольных точек программы. Полученные вероятностные характеристики сравни 25 ваются с эталонными, полученными в результате аналитического расчета по алгоритму, подлежащему реализации испытуемой программой, для тех же зако,нов распределения входных перемен ных, В зависимости от степени совпа-. дения экспериментально определенных вероятностных характеристик с эта лонными делается вывод о правильности программы или наличии в ней оши бок с определенной доверительной вероятностью.В предлагаемом устройстве в качестве вероятностных характеристик используются первые моменты (мате матические ожидания) случайных ве" личин Е на выходе программы, рассчитываемые по формулек45К е Кгде Е - значение 1-й выходной пе,1 еременной после 1-й реализации прог 50 раммы; К - число реалчзаций программыеУстройство рассчитано на генерацию значений входных переменных программы, распределенных по равномерному закону внутри интервалов а;,Ь;1 Метод аналитического расчета математических ожиданий выходных величин по входным (не выполняя программы) 56 2подробно описан и сводится к вычислению законов распределения значений функций от случайных аргументов. Преимуществом является то, что расчеты эталонных вероятностных характеристик для любой программы из рассматриваемого класса вычислительных программ выполняются по одному и тому же алгоритму. Описан также метод определения доверительных интервалов для значений вероятностных характеристик выходных случайных величин для заданной доверительной вероятности (достоверности правильного обнаружения ошибки). Блок статистических анализаторов устройства вычисляет МОЖ выходных величинСравнение вычисленных МОЖ с эталонными производится оператором вручную.На фиг.1 приведена структурная схема устройства; на фиг.2 - структурная схема блока задания режима; на фиг.3 " структурная схема коммутатора тестовых воздействий; на фиг, 4- структурная схема распределителя импульсов; на фиг,5 - структурная схема блока регистров адресов входных величин; на фиг.6 - структурная схема коммутатора выходных величин; на фиг.7 - структурная схема генератора случайных чисел; на фиг.8 - структурная схема блока статистических анализаторов; на фиг.9 - чременные диаграммы стробирующих сигналов; на фиг.10 - граф автомата, реализованного блоком управления устройства;на фиг.11 - структурная схема блокарегистров адресов выходных величин; на фиг.12 " структура служебнойстраницы оперативной памяти СЦВМ,Устройство для контроля вычислительных программ (фиг.1) содержит блок 1 задания режима, распределитель 2 импульсов, коммутатор 3 тестовых воздействий, коммутатор 4 выходных величин, генератор 5 случайных чисел, блок 6 регистров адресов входных величин, блок 7 регистров адресов выходных величин, блок 8 статистических анализаторов, группу 9 элементов ИЛИ, элемент ИЛИ 10, первый информационный вход 11 устройства, тактовые входы 12, вход 13 пуска устройства, вход 14 останова выполнения программы, информационный вход15, выход 16 пуска программы, выход17 конца испытаний программы, информационный выход 8 устройства, выход1278856 19 записи, выход 20 адреса, выход 21 чтения, выход 22 результата контроля программы.Блок 1 задания режима (фиг.2) содержит первый 23, третий 24 и второй 25 элементы И, первый 26, второй 27 и третий 28 элементы ИЛИ, первый 29 и второй 30 триггеры.Коммутатор 3 тестовых воздействий (фиг,3) содержит первый 31, второй О 32 и третий 33 элементы И, элементы НЕ 34, группу 35 элементов И, дешифратор 36, счетчик 37, регистр 38 и элемент ИЛИ 39.Распределитель 2 импульсов (фиг.4) 15 содержит первую группу 40 элементов И, регистр 41 базы служебной страницы, первый 42, второй 43 и третий 44 элементы И, вторую группу 45 элементов И, дешифратор 46 и счетчик 47. 20Блок 6 регистров адресов входных величин (фиг.5) содержит группу регистров 48.Коммутатор 4 выходных величин (фиг.6) содержит первый 49, второй 50, третий 51 и четвертый 52 элементы И, элемент ИЛИ-НЕ 53, счетчик 54 числа реализаций программы, первую 55 и вторую 56 группы элементов И, дешифратор 57, счетчик 58 числа вы- З 0 ходных переменных и регистр 59.Генератор 5 случайных чисел (фиг.7) содержит группу преобразователей 60, датчик 61 случайных чисел (ДСЧ), каждый преобразователь 60 со держит первый 62 и второй 63 регистры, множитель 64, сумматор 65 и элемент И 66, выходы всех преобразователей соединены с соответствующим входом группы 67 элементов ИЛИ. 40Блок 8 статистических анализаторов (фиг.8) содержит регистр 68, группу делителей 69 на М, группу накапливающих сумматоров 70.Блок 7 регистров адресов выходных45 величин (фиг,11) содержит группу регистров 71. Устройство работает следующим образом. 50До запуска устройства в оперативную память (ОП) СЦВМ записывается тестируемая программа и информация служебной страницы, структура которой приведена на фиг,12. Служебная стра ница располагается в ОП с адреса,гкратного А = 2 3 Ь, где Ь - длина служебной страницы. Старшие К-г разряды базового адреса служебной стра 4ницы заносятся через первый вход 11 устройства на регистр, 41 распределителя 2 (К - общее число разрядов адреса в ОП СЦВМ). В нулевую ячейку служебной страницы должно быть записано число реализаций тестируемой программы К (размерность случайной выборки), в первую и вторую ячейки заносятся количества входных и и выходных ш (контролируемых) переменных программы соответственно, адреса этих переменных для зафиксированного расположения тестируемой программы в ОП записываются в ячейки служебной етраницы, отмеченные на фиг.12 как А,. и Асоответственно. Количество входных переменных программы, которым при тестировании присваиваются случайные значения, распределенные по заданному закону, не может превышать значения И, аналогично количество анализируемых выходных переменных не должно превышать М (Ю и М - максимальные количества входных и выходных переменных программ, на которые рассчитано устройство). Кроме того, в служебной странице для каждой входной переменной программы задаются параметры равномерного закона распределения ее значений: а. левая граница интервала и Ь, - правая граница ин;гервала, д=1,2,Случайное число, распределенное равномерно в интервале, получается из равномерно распределенного на интервале 0,11 случайного числапоступаемого с ДСЧ 61, следующим образом:=а +(Ъ, - а) = а +, с Эти преобразования осуществляются преобразователями 60 генератора 5 случайных чисел устройства. Если число входных (выходных) переменных п(ш) меньше И(М), то их адреса и параметры законов распределения записываются подряд, начиная с первой ячейки соответствующей области служебной страницы. Остальные 1-п(М-ш) ячеек заполняются произвольной, например нулевой, информацией.Блок 1 задания режима является автоматом с памятью и может находиться в текущий момент времени в одном из четырех состояний, определяемых состояниями первого 29 и второго 30 триггеров (граф переходов приведен на фиг.10), В исходном состоянии, в которое блок 1 переходит после окончания предыдущего цикла работы, пер 1278856вый 29 и второй 30 триггеры находятся в состоянии "0" и "1" соответственно (состояние 01 - нерабочее состояние устройства),На тактовый вход 12 устройства подаются четыре последовательности стробирующих импульсов Г 1, Г 2, ГЗ,Г 4, смещенных относительно друг друга (,фиг.9), Они могут быть получены,например, от генератора микротактовблока микропрограммного управленияСЦВМ.Пуск устройства осуществляется подачей единичного сигнала на вход 13пуска устройства, При этом стробнрующий импульс Г 4 последовательности,поступающий на вход блока 1, вызывает появление единичного импульса навыходе элемента И 24, который, проходя через элементы ИЛИ 26 и 27, устанавливает триггеры 29 и 30 в нулевые состояния и через выход блока 1поступает на входы установки в нульсчетчика 47 распреДелителя 2 и накапливающих сумматоров 70 блока 8статистических анализаторов, сбрасывая их в исходное состояние, Нулевойсигнал с прямого выхода триггера 30блокирует прохождение последующихимпульсов Г 4 через элемент И 24. Единичные сигналы с инверсных выходовтриггеров 29 и 30 через выход блока1 и вход распределителя 2 поступаютна первые и вторые входы элементовИ 42-44 и группу 40 элементов И.Через второй вход распределителя 2 с второго входа 12 устройства поступают последовательности стробирующих импульсов: Г 2 - на третий вход элемента И 42; Г 1 - на третий вход сборки И 40; ГЗ - на третий вход элемента И 43; Г 4 - на третий вход элемента И 44. Импульс Г 1 разрешает вы-дачу через группу 40 элементов И очередного адреса ячейки служебной страницы ОП: базы служебной страницы ОП с регистра 41, смещения - со счетчика 47. Этот адрес через выход распределителя 2 и группу 9 элементов ИЛИ поступает на выход 20 адреса устройства, который подключается к регистру адреса ОП СЦВМ. Импульс Г 2 проходит через элемент И 42, через выход распределителя 2 и элемент ИЛИ 10 поступает на выход 21 чтения устройства, который подключается к входу сигнала "Чтение" оперативной памяти СЦВМ. Происходит считывание на регистр числа ОП информации очередной ячейки служебной страницы, адрес которой поступил ранее на регистрадреса ОП. Выходы регистра числаОП СЦВМ подключены к информационномувходу 15 устройства. Импульс ГЗ, проходя через элемент И 43, разрешаетвыдачу через группу 45 элементов Иединичного сигнала с очередного вы 10 хода дешифратора 46, на вход разрешения приема информации в соответствующий регистр или счетчик блоков 1,3-8 устройства с регистра числа ОПчерез вход 15 устройства. Импульс Г 4,проходя через элемент И 44, увеличивает значение счетчика 47 на единицу.Затем импульс Г 1 вновь разрешает выдачу следующего адреса ячейки служебной страницы ОП на регистр адреса ОП20 СЦВМ и т.д.Счетчик 4 считает от 0 до Ь -смещения конца (длины) служебнойстраницы, вызывая появление единичного сигнала на соответствующих (ОЬ-м) выходах дешифратора 46. Ь-йвыход дешифратора 46 подключенчерез вход блока 1 к входу установки в единицу триггера 29, переключение которого соответствует окончаниюработы распределителя 2 и началу работы коммутатора 3 тестовых воэдей"ствий. Выходы дешифратора 46 черезгруппу 45 элементов И подключены квходам разрешения приема информации35 регистров и счетчиков устройства таким образом, что после окончания ра"боты распределителя 2 счетчик 54 ирегистр 68 содержат число реализацийпрограммы (К), регистр 38 и счетчик3 содержат число входных переменных(п), регистр 59 содержит число выходных переменных (ш),регистры 48 содержат адреса входных переменных (А,д;),регистры 71 содержат адреса выходных45 переменных (А ,), регистры 62 со-держат первые параметры законов распределения входных переменных (а.),.1регистры 63 содержат вторые парамет"ры законов распределения входныхпеременньгх (С ),Коммутатор 3 тестовых воздействийначинает работать при поступлении напервые и вторые входы элементов И5531 - 33 единичных разрешающих сигналов с прямого выхода триггера 29 блока 1 и инверсного выхода триггера 30блока 1. Счетчик 37 содержит числовходных переменных, которое принятос регистра 38 по разрешающему сигна лу, соответствующему единице на Ь-м выходе дешифратора 46 распределителя 2.Импульс Г 1, поступающий с входа .5 12 устройства через вход коммутатора 3 тестовых воздействий на третий вход элемента И 32, вызывает на выходе этого, элемента единичный импульс, так как на выходе элемента НЕ 34 10 удерживается сигнал единица, соответствующий нулю на нулевом выходе дешифратора 36, т.е. не нулевому значению счетчика 37. Единичный импульс на выходе элемента И 32 разрешает прохождение единицы с одного из выходов дешифратора 36 через группу 35 элементов И на второй выход коммутатора тестовых воздействий, откуда он поступает на вход разрешения выдачи информации соответствующего регистра 48 блока 6 регистров адресов входных величин, с выхода которого адрес очередной входной переменной через группу 9 элементов25 ИЛИ и выход 20 устройства поступает на регистр адреса ОП СЦВМ.Этот же сигнал с выхода коммутатора 3 тестовых воздействий поступает через второй вход генератора 5 случайных чисел на соответствующую группу элементов И 66, разрешая выдачу очередного случайного числа с заданным распределением через группу 67 элементов ИЛИ, выход генерато ра 5 случайных чисел через информа ционный выход 18 устройства на регистр числа ОП СЦВМ. Импульс Г 2 с входа 12 устройства через вход коммутатора 3 тестовых воздействий поступает на третий вход элемента И 33. Единичный импульс с выхода элемента И 33 поступает через выход коммутатора 3 тестовых воздействий на выход 19 записи устройства, подключенный к 45 входу Запись" оперативной памяти СЦВМ, разрешая запись случайного числа с регистра числа ОП по адресу очередной входной переменной.50Одновременно с этим единичный импульс с выхода элемента И 33 выдает разрешение датчику 61 случайных чисел на генерацию следующего случайно 1 о числа и уменьшает на единицу 55 значение счетчика 37, тем самым осуществляя переход к записи значения следующей входной переменной. Когда значение, счетчика 37 становится равным нулю, на нулевом выходе дешифратора 36 появляется единичный сигнал, который, поступая на вход элемента НЕ 34, запрещает дальнейшее прохождение импульсов Г и Г 2 через элементы И 32 и 33 соответственно. Кроме того, единица на нулевом выходе дешифрато- Гра 36 приводит к появлению единичного импульса на входе элемента И 31 и,следовательно, на третьем выходе коммутатора 3 тестовых воздействий и первом выходе 16 устройства. Единичный сигнал на выходе 16 устройства сигнализирует о возможности пуска программы.Программа выполняется при заданных входных переменных значениях. Сигнал об окончании выполнения программы поступает через вход 14 устройства на вход блока 1 и стробируемый импульс Г 4 проходит через элемент И 25 на выход блока 1. Проходя через элемент ИЛИ 28 на вход триггера 30., он устанавливает его в единичное состояние, что соответствует окончанию работы коммутатора 3 тестовых воздействий и запуску коммутатора 4 выходных величин. Единичный импульс с выхода блока 1 разрешает в коммутаторе 4 выходных величин прием числа выходных переменных с регистра 59 на счетчик 58, Единичные сигналы с прямых выходов триггеров 29 и 30 блока 1, поступая на гервые и вторые входы элементов И 49-52 коммутатора 4 выходных величин, разрешает прохождение стробирующих импульсов Г 2 через элемент И 49, ГЗ - через элемент И 50, Г - через элемент И 5, Г 4 - через элемент И 52; поступающих на третьи входы указанных элементов И.Импульс Г 1 с выхода элемента И 51 поступает на первый вход элемента И 56, разрешая прохождение единицы на выход коммутатора 4 выходных величин с выхода дешифратора 57, соответствующего коду на счетчике 58. Единичный сигнал с выхода коммутатора 4 выходных величин поступает через вход блока 7 регистров адресов выходных величин на вход разрешения выдачи информации соответствующего регистра 71, с выходов которого адрес соответствующей выходной величины через группу 9 элементов ИЛИ и пятый выход 20 устройства поступает на регистр адреса ОП СЦВМ.. выход коммутатора 4 выходных величинэлемент ИЛИ 10 и выход 21 устройства поступает на вход Чтение ОПСЦВМ, вызывая считывание очередного 5значения выходной переменной, адрескоторой был занесен на регистр адреса ОП, на регистр числа ОП СЦВМ,Импульс ГЗ с выхода элемента И 50поступает на первый вход элементаИ 55, разрешая выдачу на выход коммутатора выходных величин единичногосигнала с выхода дешифратора 57, соответствующего коду на счетчике 58.Этот сигнал, соответствующий не нулевому коду на счетчике 58, поступаетчерез вход блока 8 статистическиханализаторов на вход разрешения приема числа соответствующего накапливающего сумматора 70. На информацион ные входы сумматоров 70 н это времяпоступает значение вьходной переменной с регистра числа ОП СЦВМ через вход 15 устройства, первый входблока 8 статистических анализаторови делитель 1/К 69. Тем самым к значению соответствующего накапливающего сумматора 70 прибавляется очередное слагаемое Е/К, где Е - значечЮние соответствующей выходнои переменной после очередного прогона програмМЫ.Следующий импульс Г 4, проходя через элемент И 52 на вычитающий вход счетчика 58, уменьшает его значение 35 на единицу, что соответствует переходу к выборке значения следующей выходной переменной, и цикл работы коммутатора 4 выходных величин пов 40 торяется.1Коммутатор 4 выходных величин работает до тех пор, пока значениесчетчика 58 не станет равным нулю.Соответствующий этому единичный сигнал с нулевого выхода дешифратора 57 через группу 55 элементов И, поступая на вычитающий вход счетчика 54числа прогонов программы, уменьшаетего значение на единицу. Одновременно этот сигнал через ьторой выходкоммутатора 4 выходных величин поступает через вход блока 1 и элементИЛИ 27 на вход установки в нуль триггера 30, переводя блок 1 в состояние 10, соответствующее окончанию работы коммутатора 4 выходных величини началу работы коммутатора 3 тестовых воздействий. Кроме того, этот же сигнал, поступая через вход коммутатора 3 тестовых воздействий и элемент ИЛИ 39 на вход разрешения приема информации счетчика 37, переписывает в счетчик 37 число входных величин с регистра 38. Последовательная работа коммутатора 3 тестовых воздействий и коммутатора 4 выходных величин повторяется до тех пор, пока на счетчике 54 числа реализаций программы не установится нулевой код, который приводит к появлению на выходе элемента ИЛИ-НЕ 53 единичного сигнала, соответствующего окончанию работы устройства. Этот сигнал, проходя через выход коммутатора 4 выходных величин, вход блока 1, элементы И 23 и ИЛИ 26 на вход установки в нуль первого триггера 29, устанавливает его в единичное состояние, а блок 1 в исходное состояние 01. Этот же сигнал поступает на второй выход 17 устройства, сигнализируя об окончании испытаний программыРезультаты испытаний (математическое ожидание значений выходных переменных программы) с выходов накапливающих сумматоров 70 выдаются на выход 22 устройства. По степени соответствия этих результатов расчетным судят о наличии или отсутствии ошибок в программе с заданной достоверностью,формула изобретения1. Устройство для контроля вычислительных программ, содержащее блок задания режима, генератор случайных чисел, блок статистических анализаторов, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач за счет обеспечения статистического контроля программ, в устройство введены распределитель, импульсов, коммутатор тестовых воздействий, коммутатор выходных величин, блок регистров адресов входных величин, блок регистров адресов выходных величин, группа элементов ИЛИ, элемент ИЛИ, причем распределитель импульсов содержит первый, второй, третий и четвертый элементы И, счетчик импульсов, первую и вторую группы элементов И и дешифратор, тактовый вход устройства соединен с тактовым входом коммутатора выходных величин и с первыми входами элементов1278 11И первой группы распределителя импульсов, с первыми входами первого, второго и третьего элементов И распределителя импульсов, коммутатора тестовых воздействий и блока задания режима, выход которого соединен с входом начальной установки счетчика распределителя импульсов и входом начальной установки блока статистических анализаторов, входы запуска О устройства и останова контролируемой программы устройства соединены сот ветственно с входами пуска и начала контроля блока задания режима, первый информационный вход устройства 5 соединен с информационным входом регистра распределителя импульсов, выход состояния режима блока задания режима соединен соответственно с вторым и третьим входами элементов И 2 О первой группы распределителя импульсов, с вторыми и третьими входами первого, второго и третьего элементов И распределителя импульсов, выходы первого, второго и третьего 25 элементов И распределителя импульсов соединены соответственно с первым входом элемента ИЛИ, с первыми входами элементов И второй группы распределителя импульсов, со счетным 3 О входом счетчика импульсов распределителя импульсов, выходы счетчика импульсов, разрядные выходы регистра соединены с четвертыми входами соответствующих элементов И первой группы распределителя импульсов, выходы счетчика импульсов соединены с входами дешифратора, выходы которого соединены с вторыми входами соответствующих элементов И второй группы рас р пределителя импульсов, выходы элементов И первой группы распределителя импульсов соединены с первыми входами элементов ИЛИ группы, выходы которых образуют группу адресных вы ходов устройства, выходы элементов И второй группы распределителя импульсов соединены с входом установки режима блока задания режима, с входом записи генератора случайных чи О сел, первым управляющим входом коммутатора тестовых воздействий и с управляющими входами коммутатора выходных величин, с входами записи блоков, регистров адресов входных и выходных величин и с входом записи блока статистических анализаторов, выход начала анализа результатов контролируемой программы блока задания режи 856 12ма соединен с вторьу управляющим вхов дом коммутатора выходных величин, выход состояния режима блока задания режима соединен с третьим управляющим входом коммутатора выходных величин, второй информационный вход устройства соединен с информационными входами блока статистических анализаторсв, блока регистров адресов выходных величин, информационный вход коммутатора выходных величин - с информационным входом коммутатора тестовых воздействий, блока регистров адресов входных величин и генератора случайных чисел, первый выход коммутатора выходных величин соединен с входом изменения режима блока задания режима и является выходом окончания контроля устройства, второй выход коммутатора выходных величин соединен с вторым входом элемента ИЛИ, выход которого является выходом чтения устройства, выходы блока регистров адресов входных величин и блока регистров адресов выходных величин соединены соответственно с вторыми и третьими входами элементов ИЛИ группы, выходы которых образуют группу адресных выходов устройства, третий выход коммутатора выходных величин соединен с входом считывания блока регистров адресов выходных величин, четвертый выход коммутатора выходных величин соединен с входом приема блока статистических анализаторов, с входом останова блока задания режима. и вторым управляющим входом коммутатора тестовых воздействий, первый выход коммутатора тестовых воздействий соединен с тактовым входом генератора случайных чисел и является выходом записи устройства, второй выход коммутатора тестовых воздействий является выходом запуска контролируемой программы, третий выход коммутатора тестовых воздействий соединен с входом разрешения выдачи адреса блока регистров адресов входных величин и с входом синхронизации генератора случайных чисел, выход которого является информационным выходом устройства, выход блока статистических анализаторов является выходом результата контроля программы устройства. 2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок задания режима содержит три элемента И, 1278856 14три элемента ИЛИ и да триггера, причем тактовый вход блока соединен спервыми входами первого, второго итретьего элементов И, вход остановаблока соединен с вторым входом первого элемента И, выход которого соединен с первыми входами первого ивторого элементов ИЛИ, вход пускаблока соединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, с первым входом третьегоэлемента ИЛИ и является тактовым выходом блока, вход начала контроля заявляемого устройства соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и являетсявыходом начала анализа результатаконтролируемой программы блока, вход 20установки задания режима блока соединен с единичным входом первоготриггера, инверсный и прямой выходыкоторого соединены с третьими входами соответственно второго и третьегоэлементов И, вход изменения режимаблока соединен с вторым входом третьего элемента ИЛИ, выход которого соединен с нулевым входом второго триггера, прямой и инверсный выходы которого соединены с четвертыми входамисоответственно второго и третьегоэлементов И, выходы первого и второго элементов ИЛИ соединены соответственно с нулевым входом первого триггера и единичным значением второготриггера, прямые и инверсные выходыпервого триггера являются выходамисостояния режима блока. Э. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что коммутатор тестовых воздействий содержит четыре элемента И, элемент НЕ, элемент ИЛИ, регистр, счетчик и дешифратор, причем информационный вход блока соединен с информационным входом регистра, выход которого соединен с информационным входом счетчика, первый и второй управляющие входы блока соедиО нены с первыми и вторыми входами соответственно первого, второго и третьего элементов И, первый и второй тактовые входы блока соединены с третьими входами соответственно второго и третьего элементов И, выход счетчика соединен с входами дешифратора, выход которого соединен с первым входом четвертого элемента И и через элемент НЕ с четвертыми входами второго и третьего элементов И, выход третьего элемента И соединен с счетным входом счетчика и является первым выходом блока, выход второго элемента И соединен с вторым входом четвертого элемента И, выход которого соединен с третьим входом первого элемента И, выход которого является вторым выходом блока, выход четвертого элемента И является третьим выхоДом блока, первый управляющий вход блока соединен с первым входом элемента ИЛИ, выход которого соединен с входом записи счетчика, второй управляющий вход блока соединен с вторым входом элемента ИЛИ.4, Устройство по п,4, о т л и -ч а ю щ е е с я тем, что блок статистических анализаторов содержит регистр, группу делителей и группу накапливающих сумматоров, причем информационный вход блока соединен с первым информационным входом делителя и регистра, выход которого соединен с вторым информационным входом делителя, вход записи блока соединен с входом записи регистра, вход начальной установки блока и вход приема блока соединены соответственно с входом пуска каждого накапливающего сумматора группы и с входом начальной установки каждого накапливающего сумматора группы, выход каждого делителя группы соединен с информационным входом соответствующего накапливающего сумматора группы, выходы всех накапливающих сумматоров группы образуют группу выходов блока.5. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что коммутатор выходных величин содержит четыре элемента И две группы элементов И, элемент ИЛИ-НЕ, регистр, счетчик числа выходных переменных, счетчик числа реализаций программы и дешифратор, причем первый и ьторой управляющие входы блока соединены соответственно с первыми и вторыми входами первого, второго, третьего и четвертого элементов И, первый второй, третий и четвертый тактовые входы блока соединены с третьими входами соответственно третьего, первого, второго и четвертого элементов И, информационный вход блока соединен с информационными входами регистра и счетчика числа реализаций программы, выходырегистра и четвертого элемента И соединены соответственно с информационным и счетным входами счетчика числавыходных переменных, выход которогосоединен с входами деши 4 ратора, выходы которого соединены с первыми входами элементов И первой и второйгрупп, выходы второго и третьего элементов И соединены с вторыми входамиэлементов И соответственно первой и 10второй групп, выходы элементов Ипервой группы соединены с счетным входом числа реализации программы иявляется выходом начала анализа блока, выходы счетчика числа реализаций программы соединены с входамиэлемента ИЛИ-НЕ, выход которого является выходом конца проверки блока,выход первого элемента И являетсятактовым выходом блока, выходы элементов И второй группы являются выходами чтения блока, вход записи блокасоединен с входоми записи регистра исчетчика числа реализаций программы.