Устройство для сопряжения процессора с устройством ввода вывода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН 09) 01) зЮ 0 06 Р 3(04 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЬГПФОПИСАНИЕ ИЗОБРЕТЕНИ ." .Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯПРОЦЕССОРА С УСТРОЙСТВОМ ВВОДА-ВЫВО-.ДА, содержащее формирователь сигналапрерывания, регистр. входных данных,регистр выходных данных, регистр режимов, причем входы регистра режимови регистра выходных данных соединеныс выходной информационной шиной процессора, выход формирователя сигналапрерывания соединен с входной шинойпрерывания процессора, информационныйвход регистра входных данных соединен.с выходной информационной шиной внешнега устройства, а его выход - свходной информационной шиной процессора, разрядный выход. регистра выходных данных и первый разрядный выходрегистра режимов соединены соответственно. с информационной и управляющейвходными шинами внешнего устройства,о т л и ч а ю щ е е с я тем, что, сцелью расширения функциональных возможностей за счет организации обменапо инициативе внешнего устройства иповышения достоверности, в устройство введены регистр признаков операций,регистр хранения адресов,. узел фиксации режима выдача-прием, узел контроля и узел анализа управляющих сигч налов, причем информационные входы регистра признаков операций и регистра хранения адресов соединены с выходной информационной шиной процессора, управляющий вход регистра хранения адресов соединен с первым разрядным выходом регистра признаков операций, второй разрядный выход которого,и разрядный выход регистра хранения адресов соединены соответственно с входной управляющей н дополнительной информационной шинами процессора, входы режима, синхронизации и первый и второй управляющие входы узла фиксации режима выдача-прием соединены соответственно с вторым разрядным выходом регистра режима, выходной шиной синхронизации процессора, управляющим выходом регистра выходных данных и выходной управляющей шиной внешнего устройства, управляющий вы- р ход узла фиксации режима выдача-прием соединен с входной управляющЕй шиной внешнего устройства и первым входом узла контроля, второй и третий входы которого соединены соответственно с выходной управляющей шиной внешнего устройства и выходной шиной синхронизации процессора, стробирующий выход узла фиксации режима выдача-прием соединен с .управляющим входом регистра входных фф данных, синхровход формирователя сигнала прерывания. соединен с выходной шиной синхронизации процессора, при этом узел анализа управляющих сигналов содержит двенадцать,триггеров, два элемента И и элемент ИЛИ,причем выходная управляющая шинавнешнего устройства соединена с первым, вторым и третьим установочными16 15 1132282 на для фиксации моментов "зависания",1 1 т.е. когда в ответ на сигнал Цикл внешнее устройство не выдает сигнал "Обратная связь" или, выдав, не снимает ее. 5 Схема работает следующим образом.Из процессора го выходной шине 3 синхронизации поступают тактовые импульсы, период которых по крайней ме ре в два раза больше промежутка времени, в течение которого осуществляется нормальный прием байта информации внешним устройством с помощью сигналов Цикл и Обратная связь . 15 По заднему фронту тактового импульса высокий потенциал появляется на выходе элемента НЕ 54 и на выходе элемента И 57. Сигнал "Цикл", поступающий с входной управляющей шины 17 20 внешнего устройства, устанавливает высокий потенциал на выходе элемента ИЛИ 58, что устанавливает в единичное состояние триггер 60. Если вответ на сигнал "Цикл" абонент выдаетсигнал "Обратная связь" и цикл приема байта будет завершен нормально,то по снятии сигнала Обратная связь",поступающего по выходной управляющейшине 18 внешнего устройства, сбрасывается триггер 60, Если жесигналы"Цикл" или "Обратная связь" "зависа 11ют , то триггер 60 остается в единичном состоянии. Тогда по переднемуфронту следующего тактового импульсавысокий потенциал появляется на выходах элементов И 56 и 59. Этот сигналявляется признаком сбоя в работе интерфейса и по линии 26 поступает вузел 13 анализа управляющих сигналов(фиг,3), где устанавливает триггер53. При этом с помощью элемента ИЛИ 52вырабатывается запрос на микропрограммное прерывание, в результате обработки которого указание о сбое становится доступным оператору,1132282 Составитель И,Хазовдактор Л.Алексеенко Техред Л.Микеш ор О.Луговая К Подписно Зака иал ППП "Патент", г.ужгород, ул.Проектна 9792/40 Тираж 698 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., двходами первого, первыми установочными входами второго, третьего,четвертого, пятого, шестого седьмого, восьмого и девятого триггеров, выходная шина синхронизации процессора соединена с синхровходами третьего, пятого, седьмого, десятого триггеров, вторым установочным входом восьмого триггера и первым входом первого элемента И, третий разрядный выход регистра режимов соединен с вторым и третьим установочными входами второго и четвертого триггеров, вторым установочным входом шестого триггера, первым и вторым установочными входами двенадцатого триггера, вторым входом первого и первым входом второго элементов И, первым входом элемента ИЛИ и первыми установочными входами десятого и одиннадцатого триггеров, сигнальный выход узла фиксации режима выдача-прием и выход узла контроля соединены соответственно с вторым входом элемента ИЛИ и третьим установочным входом двенадцатого триггера, первые выходы первого и одиннадцатого триггеров соединены с вторым и третьим установочными входами десятого триггера, второй выход первого триггера соединен с вторым установочным входом одиннадцатого триггера, третий установочный вход которого и третий вход элемента ИЛИсоединены с выходом десятого тригге-ра,выход второго триггера соединен с вторым и третьим установочными входами третьего триггера, выход которого соединен с четвертым входом элемента ИЛИ, выходы четвертого и шестого триггеров соединены с вторыми итретьими установочными входами соот- ветственно пятого и седьмого триггеров, выходы которых соединены с пятым и шестым входами элемента ИЛИ, выход двенадцатого триггера соединен с седьмым входом элемента ИЛИ, выход восьмого триггера соединен с вторым ,и третьим установочными входами девятого триггера, выход которого соединен с вторым входом второго элемента И, выход первого элемента И соединен с третьим установочным входом восьмого триггера, первый выход первого триггера, выходы третьего, пятого, седьмого, девятого, десятого и двенадцатого триггеров и выход эле мента ИЛИ соединены с входной инфор,мационной шиной процессора, выход второго элемента И соединен с входнойшиной "Запрос" процессора, выход элемента ИЛИ соединен с информационнымвходом формирователя сигнала прерывания, причем узел фиксации режима выдача-прием содержит пять триггеров,четыре элемента И и элемент ИЛИ, причем первые входы первого, второго итретьего элементов И соединены с входом синхронизации узла, второй входтретьего элемента И, первые входы четвертого элемента И и первого триггерасоединены с входом режима узла, первый управляющий вход узла соединенс первым входом второго триггера, выход которого соединен с вторым входомчетвертого элемента И и первым входомтретьего триггера, выход которого является управляющим выходом узла, второй управляющий вход узла соединен спервым и вторым входами четвертоготриггера, вторым входом первого элемента И, первым входом пятого триггера, вторым входом второго триггера,третьим входом четвертого элемента И .и вторым и третьим входами третьеготриггера, выход четвертого триггерасоединен с третьим входом первогоэлемента И и вторым входом второгоэлемента И, выходы которых соединеныс вторым и третьим входами пятоготриггера, выход которого соединен стретьим входом третьего элемента И,четвертый вход которого соединен свыходом элемента ИЛИ, а выход - стретьим входом четвертого триггера,вторым входом первого триггера, первым входом элемента ИЛИ и являетсястробирующим выходом узла, третийвход первого триггера соединен свыходом четвертого элемента И, авыход - с вторым входом элемента ИЛИ,четвертым входом. третьего триггераи является сигнальным выходом узла,при этом узел контроля содержит триггер, три элемента И, элемент ИЛИ,элемент НЕ и элемент задержки, причем первый и второй входы элемента ИЛИ являются первым и вторым входами узла, а выход соединен. с первыми вторым входами триггера, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго элемента И, а выход является выходом узла,третий вход узла соединен с первымвходом второго элемента И, черезэлемент НЕ - с первым входом третье 1го элемента И, а через элемент задержки - с вторыми входами второго и третьего элементов И, вьиод тре 1132282тьего элемента И соединен с третьим входом триггера.Изобретение относится к вычислительной технике и может быть использовано для сопряжения процессора сустройствами ввода-вывода, в томчисле с устройствами, работающими в 5качестве пультов управления вычислительной системой.Известно устройство для подключения устройств ввода-вывода (в томчисле и пультов оператора) к процессору через универсальный каналввода-вывода, содержащий управляющиеи информационные шины процессора иабонента, регистр команд, буферныерегистры, схему управления буфером, 15блок управления каналом 1 .Недостатками такого устройства являются большой объем оборудованияканала и сложность, алгоритмов взаимодействия с абонентом, обусловленные 20универсальностью канала, а такжетем, что он рассчитан на подключениеГбольшого числа абонентов. Кроме того,функциональные воэможности канала ограничены лишь вводом и выводом информации. Для абонентов, подключаемых ктакому каналу, характерно наличие избыточного оборудования,Наиболее близким к предлагаемому по технической сущности является устройство связи, имеющее узел формирования прерывания, регистр входных , данных, регистр выходных данных, регистр режимов, выходную управляющую шину абонента, входную управляющую 35 шину абонента, выходную информацион-. ную шину абонента, входную информационную шину абонента, шину "Прерывание", выходную управляющую шину процессора, входную информационную шину процессора, выходную информационную шину процессора, которая соединена с входом регистра режимов и входом регистра выходных данных, первый выход которого соединен с входной информационной шиной абонента, первый выход регистра режимов соединен с входной управляющей шиной абонента,первый вход и выход регистра входных данных соединены соответственно с выходной информационной шиной абонента и входной информационной шиной процессора, а выходная управляющая шина процессора соединена с первым входом узла формирования прерывания, выход которого соединен с шиной "Прерыванне" 2 . Недостатком известного устройстваявляется невозможность выдачи в про-. цессор прерывания по инициативе абонента. Прерывание ьырабатывается только при наличии команды обмена дляинициализации программы, обеспечивающей считшвание и запись информации с абонента. Это не позволяет использовать известное устройство для подключения к ЭВМ активных абонентов, таких как пульты управления системой (пишущая машинка, дисплей). Известное устройство связи выполняет толь ко операции ввода-вывода и не обеспечивает выполнение других операций (управление режимами работы процессо ра, управление программами и" т.д,), что невозможно в связи с отсутствием: в аппаратуре известного устройства информационного и управляющего регистров дополнительных операций и шин выдачи их содержимого в процессор. Этотакже ограничивает воэможности использования известного блока. Отсутствие контроля отработки абонентом команд устройства связи снижает контролепригодность известного устройства. Цель изобретения - расширение функциональных возможностей эа счет организации обмена по инициативе внешнего устройства и цовышения достоверности, что обеспечит возможность под"ключения к процессору пульта управления системой. Поставленная цель достигается тем, что в устройство, содержащее формирователь сигнала прерывания, регистр входных данных, регистр выходных дан 3 1132282 4ных, регистр режимов, причем входы регистра режимов и регистра выходных данных соединены с выходной информационной шиной процессора, выход формирователя сигнала прерывания соеди нен с входной шиной прерывания процессора, информационный вход регистра входных данных соединен с выходной информационной шиной внешнего устройства, а его выход - с входной информационной шиной процессора, разрядный выход регистра выходных данных. и первый разрядный выход регистра режимов соединены соответственно с информационной и управляющей входными шинами внешнего устройства, введены регистр признаков операций, регистр хранения адресов, узел фиксации режима Выдача-прием, узел контроля и узел анализа управляющих сигналов, причем информационные входы регистра признаков операций и регистра хранения адресов соединены с выходной информационной шиной процессора, управляющий вход регистра хранения адресов соеди нен с первым разрядным выходом регистра признаков операций, второй разрядный выход которого и разрядный выход регистра хранения адресов соединены соответственно с входной уп-30 равляющей и дополнительной информационной шинами процессора, входы режима, синхронизации и первый и второй управляющие входы узла фиксации режима выдача-прием соединены соответ ственно с вторым разрядным выходом регистра режимавыходной шиной синх. Ронизации процессора, управляющим выходом регистра выходных данных и. выходной управляющей шиной внешнего 4 О устройства, управляющий выход узла фиксации режима выдача-прием соединен с входной управляющей шиной внешнего устройства и первым входом узла контРолл ВТОРОЙ и третий Входы которого 45 соединены соответственно с выходной управляющей шиной внешнего устройства и выходной шиной синхронизации процессора, стробирующий выход узла фиксации режима выдача-прием соединен с управляющим входом регистра входных данных, синхровход формирователя сигнала прерывания .соединен с выходной шиной синхронизации процессора, при этом узел анализа управляющих сигналов содержит двенадцать триггеров, два элемента И и элемент ИЛИ, причем выходная управляющая шина внешнего устройства соединена с первым, вторым и третьим установочными входами первого, первыми установочными входами второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и девятого триггеров, выходная шина синхронизации процессора соединена с синхровходами третьего, пятого, седьмого, десятого триггеров, вторым установочным входом восьмого триггера и первым входом первого элемента И, третий разрядный выход регистра режимов соединен с вторым и третьим установочными входами второго и четвертого триггеров, вторым установочным входом шестого триггера, первым и вторым установочными входами двенадцатого триггера, вторым входом первого и первым входом второго элементов И, первым входом элемента ИЛИ и первыми установочными входами десятого и одиннадцатого триггеров, сигнальный выход узла фиксации режима выдача- прием и выход узла контроля соединены соответственно с вторым входом элемента ИЛИ и третьим установочным входом двенадцатого триггера, первые выходы первого и одиннадцатого триггеров соединены с вторым и третьим установочными входами десятого триггера, второй выход первого триггера соединен с вторым установочным входом одиннадцатого триггера, третий установочный вход которого и третий вход элемента ИЛИ соединены с выходом десятого триггера, выход второготриггера соединен с вторым и третьим установочными входами третьего триггера, выход которого соединен с четвертым входом элемента ИЛИ, выходы четвертого и шестого триггеров соединены с вторыми и третьими установочными входами соответственно пятого и седьмого триггеров, выходы которых соединены с пятым и шестым входами элемента ИЛИ, выход двенадцатого триггера соединен с седьмым входом элемента ИЛИ, выход восьмого триггера соединен с вторым и третьим установочными входами девятого триггера, выход которого соединен с вторым входом второго элемента И, выход первого элемента И соединен с третьим установочным входом восьмого триггера, первый выход первого триггера, выходы третьего, пятого, седьмого, девятого, десятого.и двенадцатого триггеров и выход элемента ИЛИ соединены с входной информационной шиной процессора, выход второго элемента И соединенэлемент задержки - с вторыми входами второго и третьего элементов И, выход третьего элеменга И соединен с третьим входом триггера.На фиг.1 изображена блок-схема устройства для сопряжения процессора с устройством ввода-вывода; на фиг.2 - функциональная схема узла фиксации режима выдача-прием; на фиг.3 - функциональная схема узла анализа управляющих сигналов, на фиг.4 - функциональная схема узла контроля, на фиг.5 - функциональная схема Формирователя сигнала прерывания. Устройство для сопряжения процессора с устройством ввода-вывода (Фиг.1) содержит выходную информационную шину 1 процессора, входную информационную шину 2 процессора, выходную шину 3 синхронизации процессора, входную управляющую шину 4 процессора, входную шину 5 прерывания процессора, дополнительную информационную шину 6 процессора, входную шину 7 "Запрос" процессора, регистр 8 режимов, регистр 9 выходных данных, регистр 10 признаков операций, регистр 11 хранения адресов, регистр 12 входных данных, узел 13 анализа управляющих сигналов, формирователь 14 сигнала прерывания, узел 15 фиксации режима выдача-прием, узел 16 контроля, входную управляющую шину 17 внешнего устройства, выходную управляющую шину 18 внешнего устройства, входную информационную шину 19 внешнего устройства и выходную информационную шину 20 внешнего устройства. На Фиг.1 обозначены второй разрешающий выход 21 регистра 8 режимов и вход режима узла 15 Фиксации режима выдача-прием, третий разрядный выход 22 регистра 8 режимов, управляющий выход 23 регистра 9 выходных данных и первый управляющий вход узла 15 фиксации режима выдача-прием, стробирующий выход 24 узла 15 фиксации режима выдача-прием, сигнальный выход 25 узла 15 фиксации режима выдача-прием, выход 26 узла контроля, информационный вход 27 формирователя 14 сигнала прерывания, первый разрешающий выход 28 регистра 10 признаков операций и управляющий вход регистра 11 хранения адресов. 3 1132282с входной шиной "Запрос" процессора,выход элемента ИЛИ соединен с информационным входом формирователя сигнала прерывания, причем узел фиксациирежимавыдача-прием содержит пятьтриггеров, четыре элемента И и элемент ИЛИ, причем первые входы первого,, второго и третьего элементов И соединены с входом синхронизации узла,второй вход третьего элемента И, пер вые входы .четвертого элемента И ипервого триггера соединены -с входомрежима узла, первый управляющий входузла соединен с первым входом второготриггера, выход которого соединен с 15вторым входом четвертого элемента Ии первым входом третьего триггера,выход которого является управляющимвыходом узла, второй управляющийвход узла соединен с первым и вторым 20входами четвертого триггера, вторымвходом первого элемента И, первымвходом пятого триггера, вторым входомвторого триггера, третьим входомчетвертого элемента И и вторым и 25третьим входами третьего триггера,выход. четвертого триггера соединенс третьим входом первого элемента Ии вторым входом второго элемента И,выходы которых соединены с вторым и ЗОтретьим входами пятого триггера, выход которого соединен с третьим входом третьего элемента И, четвертыйвход которого соединен с выходомэлемента ИЛИр а Выход - с третьим . 35входом четвертого триггера, вторымвходом первого триггера, первым входом элемента ИЛИ и является стробирующим выходом узла, третий вход первого триггера соедйнен с выходом четвертого элемента И, а выход - свторым входом элемента ИЛИ, четвертымвходом третьего триггера и является.сигнальным выходом узла, при этомузел контроля содержит триггер, три45элемента И, элемент ИЛИ, элемент НЕи элемент задержки, причем первый ивторой входы элемента ИЛИ являютсяпервым и вторым входами узла, а выход соединен с первым и вторьщ входа 50ми триггера, выход которого соединенс первым входом первого элемента И,второй вход которого соединен с выходом второго элемента И, а выход является выходом узла, третий вход узласоединен с первым входом второго элемента И, через элемент НЕ - с первымвходом третьего элемента И, а черезУзел фиксации режима выдача-прием(Фиг.2) содержит четвертый триггер29, первый элемент И 30, второй элемент И 31, пятый триггер 32, третийэлемент И 33, элемент ИЛИ 34, четвер-:5тый элемент И 35, первый триггер 36,второй триггер 37, третий триггер 38.Узел анализа управляющих сигналов(фиг,3) содержит первый триггер 39,второй триггер 40, третий триггер 41, 10четвертый триггер 42, пятый триггер43, шестой триггер 44, седьмой триггер 45, восьмой триггер 4 б, девятыйтриггер 47, второй элемент И 48,первый элемент И 49, одиннадцатый 15триггер 50, десятый триггер 51, элемент ИЛИ 52, двенадцатый триггер 53.Узел контроля (Фиг.4) содержитэлемент НЕ 54, элемент 55 задержки,второй элемент И 56, третий элемент И 57, элемент ИЛИ 58, первыйэлемент И 59, триггер 60,Формирователь сигнала прерывания(фиг.5) содержит элемент НЕ 61, элемент И 62 триггер 63. 25Выходная информационная шина 1процессора предназначена для выдачиуправляющей информации в регистр режимов и регистр признаков операций,а также для выдачи байта данных врегистр выходных данных.и в регистрхранения адресов, Занесение информации с выходной информационной шиныпроцессора производится микропрограммно.35Входная информационная шина 2 процессора служит для передачи байта информации от внешнего устройства(пульта управления системой) процессору,40Выходная шина 3 синхронизации процессора предназначена для выдачи управляющих сигналов в узел анализаунравляющнх сигналов, узел контроля,Узел организации обмена и Формирова( Входная управляющая шина 4 процессора служит для передачи процессорусигналов управления дополнительнымиоперациями.50Входная шина 5 прерывания процессора служит для выдачи в процессорзапросов на микропрограммное прерывание. Запрос инициирует микропрог.раммное выполнение передачи данныхв режимах "Считать" и "Записать" .11 55 Дополнительная информационная шина 6 процессора служит для передачи в процессор адресов оперативной памяти и устройств загрузки при выполнении дополнительных операций,Входная шина 7 "Запрос" процессора предназначена для выдачи в блокмикропрограммных прерываний процессо-ра сигнала, по которому инициируетсямикропрограммное выполнение дополнительных операций (операций управления системой) и операций изменения иотображения состояний процессораРегистр 8 режимов является однобайтным и служит для задания режимовработы устройства для сопряжения.Регистр 9 выходных данных такжеявляется однобайтным и используетсядля передачи информации внешнему устройству (пульту управления), .Регистр 10 признаков операцийдвухбайтный, он предназначен для хра"нения признаков выполняемых дополнительных операций,Регистр 11 хранения адресов является четырехбайтным, предназначендля хранения адресов (памяти или устройства загрузки), необходимых длявыполнения некоторых операций управления вычислительной системой (сравнение адресов, первоначальная загрузка и т,д.).Регистр 12 входных данных представляет собой однобайтный. регистр,использующийся для ввода информациииз внешнего устройства в процессор,Информация в регистры 9-12 заносится микропрограммно,Узел 13 анализа управляющих сигналов связан с управляющими клавишнымипереключателями и индикаторами внешнего устройства. Триггеры узла анализа управляющих сигналов имеют собственные установочные и сбросовые линии. Кроме того, в узле 13 анализауправляющих сигналов формируется сигнал "Запрос",Формирователь 14 сигнала прерывания вырабатывает запросустройства для сопряжения на микропрограммное прерывание.Узел 15 фиксации режима выдачаприем предназначен для организацииввода байта информации внешнего уст-ройства в регистр 1 У входных данныхи для организации вывода передаваемого байта информации из регистра 9выходных данных внешнему устройству. Узел 16 контроля предназначен дляконтроля интерфейса на линии "внешнееустройство - устройство для сопряже(Ъ ния". Признак сбоя устанавливается при отсутствии в течение 260 мкс ответа внешнего устройства на сигнал, сопровождающий байт передаваемой информацьщ. Устройство для сопряжения процессора с устройством ввода-вывода работает в трех режимах: ввод информации; вывод информации; изменение и отображение состояний процессора.В режиме изменения и отображения 1 О выполняются, кроме того, дополнитель.ные функции управления системой. Для реализации указанных режимов устройство связи обеспечивает работу аппаратурц в режимах Считать, Записать,15 "Сервис"+Работа устройства для сопряжения в . режиме "Записать" осуществляется следующим образом.20При дешифрации в инструкции ввода. вывода кода команды "Записать" в регистр 8 режимов (Фиг.1) по выходной информационной шине 1 процессора микропрограммно заносится признак команды "Записать", поступающий на вход 21 режима в узел 15 Фиксации режима выдача-прием. В узле 15 ;фиг.2) при надж ЖФ - личин этого сигнала, нулевом состоянии триггера 37 и отсутствии сигнала на30 выходной управляющей шине 18 внешнего устройства, появляется высокий потенциал на выходе элемента И 35 и устанавливает триггер 36, высокий потенциал которого является сигнальным выходом узла и по линии 25 поступает в узел 13 анализа управляющих сигналов (фиг.3), устанавливая высокий потенциал на выходе элемен- . та ИЛИ 52. Этот сигнал поступает на информационный вход 27 формирователя 4014. сигнала прерывания (Фиг.5), где при отсутствии признака работы в режиме "Сервис" (низкий потенциал на входе .элемента НЕ 61) и при наличии/"сийхросигнала, поступающего по выходнойшине 3 синхронизациипроцессора, Формирует высокий потенциал на выходе элемента И 62, который устанавливает триггер 63. Сформированный запрос за микропрограммное прерывание поступа ет в блок микропрограммных прерываний процессора по входной шине 5 прерывания процессора. Дальнейшее выполнение режима "Записать" осуществляется под.управлениеммикропрограммы,вызванной 5 запросом на прерывание, в процессе выполнения которой код вводимого знака с выходной информационйой шины 1 процессора заносится в регистр 9 вы-,ходных данных. Запрос на микропрог-раммное прерывание снимается микропрограммно, для чего в регистре режимов устанавливается соответствую-.щий признак, который сбрасываеттриггер 36 узла 15. При этом возника"ет низкий потенциал на выходе элемента ИЛИ 52 узла 13 анализа управляющих сигналов (фиг,3), который поступает в Формирователь 14 сигналапрерывания (фиг.5) и сбрасывает триггер 63 запроса на микропрограммное прерывание. При занесении данных в регистр 9 выходных данных в узле 15фиксации режима выдача-прием устанавливается триггер 37, по единичному состоянию которого и нулевому состоянию триггера 36 устанавливается триггер 38.Иэ регистра 9 выходных данных код выводимого символа передается во внешнее устройство по входной инфор-. мационной шине 19. По сигналу "Цикл", Формируемому .с помощью триггера 38 и выдаваемому на входную управляющуюшину 17 внешнего устройства, внешнее устройство принимает данные с входной информационной шины 19В ответ на сигнал "Цикл" внешнее устройство по управляющей шине 18 выдает сигнал"Обратная связь", который сбрасывает .триггеры 37 и 38 в узле 15, Послеснятия сигнала "Цикл" внешнее устройство снимает сигнал "Обратная связь",что приводит к выработке триггером 36запроса на новое микропрограммноепрерывание, в процессе обработкикоторого выводится на печать (илиотображается на экране дисплея) следуюший символ. Так происходит до тех пор, пока вся информация не будет передана; Работа устройства в режиме "Считать" осществляется следующим образом. Микропрограммно устанавливаетсяпризнак режима "Считать" в регистре 8. режимов. Регистр режимов выдает на входную управляющую шину 17 внешнего устройства сигнал,. который разрешает работу внешнего устройства в режиме"Считать", Внешнее устройство выдаетна входную информационную шину 20байт информации, после чего на выходную управляющую шину 18 выдает сигнал "Строб", который поступает в узел 15 (фиг.2). По сигналу "Строб"1132282 12 процессора). 1при наличии синхросигнала на выходной шине 3 синхронизации процессора и низком потенциале триггера 29 устанавливается триггер 32. При поступлении следующего синхроимпульса по 5 шине 3, высоком потенциале триггера 32, наличии высокого уровня на входе 21 на выходе элемента И 33 вырабатывается сигнал приема, по которому информация с выходной информационной 1 д шины 20 внешнего устройства записывается в регистр 12 входных даннь.х.Кроме того, по сигналу приема устанавливается триггер 36, что вызывает выработку запроса на микропрограммное 1511прерывание аналогично режиму Запи 11 11 сать". При наличии сигнала Строб по сигналу приема устанавливается триггер 29, по высокому потенциалу которого при наличии синхроимпульса на 2 О шине 3 сбрасывается триггер 32.Микропрограмма, вызванная запросом, производит запись символа, введенного в регистр 12 входных данных, в заданную область оперативной памя Б ти процессора.Для отображения вводимого символа (на пишущей машинке или экране дисплея) содержимое регистра 12 входных данных через рабочую область процес- ЗО сора переписывается в регистр 9 выходных данных. Алгоритм вывода символа в этом случае аналогичен алгоритму вывода символа в режиме "Записать" с той разницей, что в этом случае в ответ на сигнал "Цикл" внешним устройством снимается сигнал "Строб" и выдается сигнал "Обратная связь". Ввод и отображение каждого следующего символа осуществля О ется по описанному механизму, причем запрос на новое микропрограммное прерывание вырабатывается по сигналу "Строб".Режим 11 Сервис 11 устанавливается по 45 инициативе оператора и выполняется, если процессор находится в режиме ручного управления. Режим "Сервис" позволяет изменить или отобразить состояние процессора (память, регистры РВИ и т.д.), и выполнить дополнительные операции по управлению системой (первоначальная загрузка программ, покомандный режим работы, останов по сравнению адресов и т.д.). Работа устройства для сопряжения в режиме 11 Сервис 1 осуществляется следующим образом. При нажатии клавиши "Сервис" на пульте управления системой по выходной управляющей шине 18 внешнего устройства поступает сигнал, который в узле 13 анализа управляющих сигналов(фиг.13) устанавливает триггер 46 приналичии высокого потенциала режима"Ручная работа" на выходной шине 3синхронизации процессора. При отжатииклавиши 1 Сервис" устанавливаетсятриггер 47 и при отсутствии в устройстве для сопряжения режимов "Считать 11и "Записать" (разрешающий потенциална первом входе элемента И 48, поступающий по линии 22 из регистра 8режимов) на выходе элемента И 48 появляется сигнал "Запрос", поступающий по входной шине 7 "Запрос" процессора в блок микропрограммных прерываний процессора.По сигналу "Запрос" в блоке микропрограммных прерываний процессора формируется адрес входа в микропрограмму, под управлением которойосуществляется работа устройства связи .в режиме "Сервис". Кроме того,в блоке микропрограммных прерыванийустанавливается признак работы уст-,ройства для сопряжения в режиме "Сервис", который сбрасывается микро- программно только после завершения операции, выполняемой в данном режиме после нажатия на пульте клавиши "Окончить".Триггер 46 сбрасывается высоким потенциалом, сформированным элементом И 49 при наличии разрешающего сигнала на линии 22 из регистра 8 режимов, установленного микропрограммно, и наличии потенциала режима "Сервис" на выходной шине 3 синхронизации процессора, По сбросу триггера 46 сбрасывается триггер 47 и снимается сигнал 113 апрос 1,Следующий запрос на микропрограммное прерывание может вырабатываться при следующем нажатии клавиши "Сервис после завершения выполнения одной операции как после, так и до нажатия клавиши "Окончить" (т.е, до снятия признака режима "Сервис" в блоке микропрограммньи прерываний Работа в режиме "Сервис" осуществляется од управлением микропрограммы. Для выполнения определенной операции (ипример, отображения оперативной памяти процессора), операторс клавиатуры вводит буквенно-цифровуюмнемонику операции, которая обрабатывается устройством для сопряжения врежиме "Считать" описанным образом,с той разницей, что в этом случаепри микропрограммной установке режима"Считать" Формирователем 14 сигналапрерываний не вырабатывается сигналзапроса на микропрограммное прерывание в процессор, Бпокировка осуществляется сигналом режима "Сервис", поступающим по выходной шине 3 синхронизации процессора на вход элемента НЕ 61 (Фиг.5). Вывод отображаемойинформации (например, содержимого 15оперативной памяти) происходит в режиме "Записать", устанавливаемом микропрограммно и выполняемом описаннымобразом с той разницей, что запрос намикропрограммное прерывание в Форми Орователе 14 сигнала прерывания блокируется сигналом режима "Сервис".Дополнительные операции выполняются также в режиме "Сервис". Вводмнемоники, задающей выполнение той 25или иной операции, осуществляется склавиатуры пульта оператора такимже образом, как и для любой другойоперации в режиме "Сервис",После ввода мнемоники микропрог- ЗОраммно в регистр 10 признаков операций (фиг 1) по выходной информационной шине 1 процессора заносится управляющая информация, соответствующаявведенной мнемонике.Регистр 10 признаков операций обеспечивает формирование потенциальных сигналов, которые по входной управляющей шине 4 передаются в процес 40 сор для задания необходимых режимов функционирования процессора при выполнении дополнительных операций.Если для выполнения дополнительных операций по управлению системой необ хадимы адреса (загрузка программ, останов по сравнению адресов, установка адреса команды), то адрес, введенный оператором вместе с мнемоникой, микропрограммно заносится с вы ходной информационной шины 1 процессора в регистр 11 хранения адресов при наличии разрешающего сигнала на линии 28 из регистра 10 признаков операции. Далее этот адрес по допоп нительной информационной шине 6 поступает в процессор и используется. при выполнении операции. Узел 13 анализа управляющих сиг-налов (фиг,3) предназначен для приема и преобразования асинхронных управляющих сигналов, поступающих от внешнего устройства для выдачи этой информации в процессор, а также для формирования запроса на микропрограммное прерывание в режиме "Сервис",Рассмотрим для примера работу узла анализа управляющих сигналов при нажатии клавишного переключателя "Окончить". При нажатии клавиши ее ееОкончить высокий потенциал появляется на выходной управляющей шине 18 внешнего устройства и устанавливает в единичное состояние триггер 40 при наличии разрешающего потенциала режимов "Считать" или "Записать", поступающего с третьего разрешающего выхода регистра 8 режимов по линии 22. При отжатии клавиши "Окончить" по единичному состоянию триггера 40 устанавливается триггер 41. Кроме того, на синхровход триггера 41 подается разрешающий синхросигнал с выходной шины 3 синхронизации процессора для синхронизации вырабатываемых при нажатии клавиш сигналов с работой процессора. Высокий потенЦиал с выхода триггера 41 поступает на эле-.мент ИЛИ 52 для выработки в Формирователе 14 сигнала прерывания сигнала запроса на микропрограммное прерывание, поступающего в процессор по входной шине 5 прерывания процессора, Кроме того, высокий потенциал с выхода триггера 41 поступает на входную информационную шину 2 процессора, что дает возможность микропрограмино опросить состояние данного узла. Сбрасываются триггеры 40 и 41 сигналом из регистра 8 режимов при микропрограммной установке признака сброса. Остальные элементы схемы построены и работают аналогично.Узел контроля (фиг.4) повышаетнадежность устройства связи, контролируя работу интерфейса на линииеегустроиство для сопряжения - внешнееустройство", Интерфейс организовантаким образом, что в ответ на сигнал ее ееЦикл , сопровождающий байт информации, внешнее устройство должно выдать сигнал "Обратная связь", по которому сбрасывается сигнал "Цикл", а по снятию сигнала "Цикл" внешнее устройство снимает игнал "Обратнаяеесвязь . Схема контроля предназначе