Мажоритарное декодирующее устройство

ОБРЕ ЕЛЬСТВУ бщений и моля передачиканалам с шу- повышениеания. Устпередачи дискретных сожет, быть использованоцифровой информации помами. Цель изобретениядостоверности декодироройство содержит приемпороговый селектор 2,еский ло 4-6 памяти, блок модулю два, реш р 9 сдвига, блок 11-13, счетчики 17, формироватео СССР ния по регист ключи ры 16, блокир 20, 21 ЕЕ УСТсов, блокдержащийадреса, 3 оммутатоил. техник СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБР 1:ГЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ОПИСАНИ АВТОРСКОМУ Ска управления соединен с синхровходом первого буферного регистра, информационным входом первого счетчика и первым входом первого элемента ИЛИ, выход которого через формирователь импульсов соединен с управляющим входом второго блока памяти, третий выход блока управления соединен с первым входом второго элемента ИЛИ и вторым входом блока коммутации адре" са, выход которого соединен с вторым адресным входом второго блока памяти, выход второго элемента ИЛИ соединен с установочным входом первого счетчи ка, выходы разрядов которого соединены с соответствующими информационны". ми входами первого буферного регистра, четвертый выход блока управления соединен с установочным входом вторр го счетчика, выходы разрядов которого соединены с соответствующими информационными входами второго буферного регистра, выходы разрядов которого соединены с соответствующими ад ресными входами первого блока памяти, второй выход которого соединен с первым входом элемента И и вторыми вхо.дами блока суммирования по модулю два и решающего блока, третий выход 30 которого является выходом сигнала "Неисправимая ошибка",устройства, выход первого ключа соединен с информационным входом второго счетчика, синхровходом второго буферного регистра и с первым входом второго и третьего ключей, выходы которых соединены соответственно с третьими вхо-. дами блока суммирования по модулю два и решающего блока и с вторым входом 40 первого элемента ИЛИ, объединенные первый вход блока управления и второй вход первого ключа, второй и третий входы блока управления являются соответствующими синхровходами устройства, четвертый вход блока управления объединен с вторым входом второго элемента ИЛИ и четвертыми входами блока суммирования по модулю два и решающего блока и является входом50 начальной установки устройства, третий выход первого блока памяти соединен с вторым входом элемента И и пятым входом решающего блока, четвертый выход первого блока памяти соединен с вторыми входами второго и третьего ключей и третьим входом эле мента И, выход которого соединен с пятым входом блока управления, шестым входом решающего блока и является выходом сигнала Конец,декодирования" устройства, о т л и ч а ю -щ е е с я тем, что, с целью повышения достоверности декодирования,в него введены формирователь сигнала блокировки, третий блок памяти,двухпороговый селектор и приемник,вход которого является информационным входом устройства, выход соединен с входом двухпорогового селектора, выходы которого соединены с вторыми информационными входами коммутатора, второй выход которого соединен с информационным входом третьего блока памяти, выход которого сое"динен с первым входом формирователясигнала блокировки, выход которогосоединен с седьмым входом решающегоблока, второй и третий входы формирователя сигнала блокировки соединены соответственно с вторым выходомпервого блока памяти и выходом второго ключа, первые и второй адресные и управляющий входы третьего блока памяти соединены соответственнос выходами разрядов первого буферного регистра, выходом блока коммутации адреса и выходом формирователяимпульсов. 2. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что решающий блок содержит триггер, элемент задерюжки, реверсивный счетчик, элементы И, элементы ИЛИ, инверторы, первые входы первого и второго элементов И объединены и являются седьмым входом решающего блока, выходы первого и вторОго элементов И соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход разряда знака которогоявляется первым выходом решающегоблока, выходы информационных разрядов реверсивного счетчика соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с 0-входом триггера, инверсный выход которого является третьим выходом решающего блока, второй вход первого элемента И объединен с входом первого инвертора и является первым входом решающего блока, выходпервого инвертора соединен с вторымвходом второго элемента И, третьивходы первого и второго элементов Иобъединены и являются вторым входомрешающего блока, первый выход элемента задержки соединен с четвертыми входами первого и второго элементов И, второй выход элемента задержки соеди 5 нен с первым входом третьего элемента И, второй вход которого является пятым входом решающего блока, выход является вторым выходом решающего блока и соединен с входом синхронизации триггера и через второй инвертор - с первым входом второго элемента ИЛИ, выход которого соединен с входом установки .реверсивного счетчика, выход третьего элемента ИЛИ соединен с Б- входом триггера, первый вход третьего элемента ИЛИ является шестым входом решающего блока, вторые входы второго и третьего элементов ИЛИ объединены и являются четвертым входом решающего блока, вход элемента задержки - третьим входом решающего блока,3. Устройство по п.1, о т л и ч аю щ е е с я тем, что формирователь 25 сигнала блокировки содержит элемент И, и триггер, прямой выход которого является выходом формирователя сигнала блокировки и соединен с первым входом элемента И, второй вход ко О торого является первым входом формирователя сигнала блокировки, выход элемента И соединен с Э-входом триггера, Я-вход и вход синхронизации которого является соответственно вторым и третьим входами формирователя сигнала блокировки.4. Устройство по и.1, о т л и - ч а ю щ е е с я тем, что коммутатор содержит инверторы, элементы И, элементы ИЛИ, входы инверторов и первые входы первого и второго элементов И объединены и являются управляющим входом коммутатора, вторые входы первого и второго элементов И яв" ляются вторыми информационными входами коммутатора, выходы второго инвертора и второго элемента И соединены с соответствующими входами первого элемента ИЛИ, выход которого является первым выходом коммутатора, выход первого инвертора соединен с первым входом третьего элемента И, второй вход которого является первым информационным входом коммутатора, выход третьего элемента И соединен с первым входом второго элемента ИЛИ, выход которого является вторым выходом коммутатора, выход пер;вого элемента И соединен с вторымвходом второго элемента ИЛИ,1471313ЖФю Составитель С.Берестевич Редактор Н.Яцола Техред Л.Олийнык Корректор В.Романенко Заказ 1618/56 Тираж 880 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101Изобретение относится к техникепередачи дискретных сообщений и может быть использовано для передачицифровой информации по каналам с шу 5мами.Цель изобретения - повышение достоверности декодирования.На фиг,1 представлена функциональная схема устройства; на фиг,2 -схема решающего блока; на фиг,3 -схема блока блокировки; на фиг,4 -схема коммутатора; на фиг.5 в . временные диаграммы процесса декодирования; на фиг,б - временные диаграммы процесса приема первого кодовогослова,Мажоритарное декодирующее устройство (фиг.1) содержит приемник 1,двухпороговый селектор 2, коммутатор 3, блоки 4-6 памяти, блок 7 суммирования по модулю два, решающийблок 8, регистр 9 сдвига, блок 10 управления, ключи 11-13, счетчики 14 и15, регистры 16 и 17, формирователь 2518 сигнала блокировки, элемент И 19,элементы ИЛИ 20 и 21, формирователь22 импульсов, блок 23 коммутации адреса, содержащий триггер 24 и коммутатор 25 адреса.30Решающий блок фиг,2) содержитэлементы И 26-28, инверторы 29 и 30,реверсивный счетчик 31, триггер 32,элемент 33 задержки и элементы ИЛИ34-36.35Блок блокировки (фиг.3) содержитэлемент И 37 и,триггер 38,Коммутатор (фиг.4) содержит инверторы 39 и 40, элементы И 41-43 иэлементы ИЛИ 44 и 45,40Мажоритарное декодирующее устройство работает следующим образом.Текущее состояние выхода блока 23коммутации адреса определяет номеракубов памяти блоков 4 и 5 памяти 45(первые или вторые), к которым разрешен доступ в текущий момент времени.При этом в процессе декодированиядоступ разрешен к одному из кубов памяти блоков 4 и 5, а в процессе прие"ма элемента кодового слова - к .другим. Рассмотрим цикл работы устрой-,ства с момента окончания приема очередного кодового слова в одиниз кубов памяти блока 5, а соответствующейинформации о надежности - в соответствующий куб памяти блока 4.Импульс, поступивший с третьегосинхровхода устройства от системы,цикловбй синхронизации (фиг.бв), поступает на третий вход блока 10 управления, После этого на первом выходе блока 10 устанавливается потенциал,запрещающий работу регистра 17 и разрешающий работу блока б памяти. Этотже потенциал открывает ключ 11 и устанавливает коммутатор 3 в состояние,когда к его первому выходу (а следовательно к информационному входу блока5) подключен младший разряд регистра9 сдвига, а выходы двухпорогового селектора 2 отключены. Этот же потенци"ал с первого выхода блока 10 поступает на первый вход блока 23 коммутации адреса. Одновременно с изменениемпотенциала на входе блока 10 на еготретьем выходе (фиг.бж) формируетсяимпульс, который поступает через входэлемента ИЛИ 20 на установочный входсчетчика 15 и устанавливает все егоразряды в начальное, например, нулевое состояние, Этот же импульс стретьего выхода блока 10 поступаетна второй вход блока 23 коммутацииадреса. В результате на выходе блока23 коммутации адреса устанавливаетсяпотенциал, разрешающий доступ к темкубам памяти, блоков 4 и 5 памяти, вкоторые записаны информация о надежности и само кодовое слово соответственно. Формирование символов кодового слова-и информация о их надежности осуществляется приемником 1 ивухпороговым селектором 2. При этомна первом выходе двухпорогового селектора .2 формируются регенерированные символы принимаемого кодовогослова ("0" или "1"), они записываются через коммутатор 3 в блок 5 памяти, а информация о надежности принятого символа ("1" - если символпринят надежно и 0 - если символпринимаемого кодового слова принятненадежно) формируется на втором выходе двухпорогового селектора 2 изаписывается через коммутатор 3 вблок 4 в ячейку с тем же адресом, покоторому был записан данный символ вблок 5, Блок 7 суммирования по модулю два, решающий блок 8 и все разряды счетчика 14 установлены в нулевоесостояние при окончании декодирования предыдущего кодового слова,Тактовый импульс, поступивший спервого входа устройства через открытый ключ 11 (фиг.би), осуществляет своим передним фронтом запись со 1471313стояния счетчика 14 (в данном случае,нулевое) в регистр 16, а своим задним фронтом увеличивает состояниесчетчика 14 на единицу. Состояниерегистра 16 поступает на адресныевходы блока 6 памяти и на его первых выходах появляется код адресаэлемента кодового слова и соответствующей ему информации о надежности,храняющихся в блоках 5 и 4 памяти соответственно. Данный элемент кодового слова, считанный из ячейки блока 5 с указанным адресом, являетсяпервым элементом первого проверочного уравнения для первого информационного символа, С этого моментаначинается выполнение программы декодирования, хранящейся в блоке 6,Значение символа, считанное изблока 5, поступает на вход блокасуммирования по модулю два, в котором осуществляется последовательное.сложение по модулю два элементов,входящих в решаемое в данный момент 25проверочное уравнение. Одновременносо считыванием из блока 5 символовдекодируемого кодового слова (входящих в решаемое проверочное уравнение) из ячеек с аналогичными адресами блока 4 происходит считывание информации о надежности укаэанных символов кодового слова, которая поступает на вход формирователя 18, Есликакой-либо символ кодового слова,входящий в решаемое проверочное уравнение, принят надежно (на вход формирователя 18 из соответствующей ячейки блока 4 считывается символ "О"),то на выходе формирователя 18 формируется сигнал, который поступает наседьмой вход решающего блока 8 и запрещает поступление информации о результате решения проверочного уравнения из блока 7 суммирования по модулю два в решающий блок 8,Таким образом, если хотя бы одинсимвол кодового слова, входящий вданное проверочное уравнение, принятненадежно, то все проверочное уравнение стирается", т.е. не принимаетучастия в вынесении решения о значении декодируемого информационного символа по принципу большинства. Ключ12 при этом открыт, а ключ 13 - закрыт, Если данный символ не являетсяпоследним в проверочном уравнЕнии,то на втором выходе блока 6 сигналне появляется, и состояние блока 7 суммирования по модулю два не передается в решающий блок 8, В противном случае на втором выходе блока 6 одновременно с адресом последнего символа данного проверочного уравнения появляется сигнал, который поступает на вторые входы решающего блока 8, блока 7 суммирования по модулю два блока 6. Б результате состояние блока 7 суммирования по модулю два, если все символы, входящие в данное проверочное уравнение приняты надежно, поступает в решающий блок 8, после чего осуществляется установка блока 7 суммирования по модулю два в нулевое состояние, а формирователя 18 в начальное состояние.Далее устройство переходит к решению очередного проверочного уравнения. Однако, если в процессе решения проверочного уравнения путем последовательного суммирования символов декодируемого кодового слова, считываемых из блока 5 в блоке 7 суммирования по модулю два, хотя бы один из символов, входящих в него, является не надежным (о чем свидетельствует информация, поступающая на вход формирователя 18 из блока 4),то состояние блока 7 суммирования по модулю два не поступает в решающий блок 8 и, таким образом, результат решения данного уравнения "стирается". Если символ, считываемый из блока 5, является последним символом в последнем уравнении системы для данного информационного символа, то вместе с кодом адреса этого символа на первых выходах и сигналом на втором выходе блока 6 на его третьем выходе появляется сигнал, который поступает на пятый вход решающего блока 8, Состояние блока 7 суммирования по модулю два поступает в решающий блок 8, В этот момент в решающий блок 8 оказываются принятыми результаты решения (блоком 7 суммирования по модулю два) всех проверочных уравнений (за исключением тех, которые имели в своем составе "ненадежные символы) для данного информационного символа. Решающий блок 8 выносит решение по принципу большинства о значении данного информационного символа, Это значение с первого выхода решающего блока 8 поступает на соответствующий вход регистра 9 сдвига, после чего на втором выходе решаю 6 147щего блока 8 формируется импульс, который поступает на синхровход регистра 9 сдвига, и результат декодирования данного информационного символапереписывается в первый разряд регистра 9 сдвига (в регистре 9 сдвигапроисходит сдвиг на один разряд).Если в кодовом слове произошланеисправимая ошибка (число не стертых проверочных уравнений в системе,решение которых равно нулю, равночислу не стертых уравнений, решениекоторых равно единице, либо все уравнения для данного информационногосимвола оказались стертыми), то натретьем выходе решающего блока 8 появляется сигнал, который поступаетна выход сигнала Неисправимая ошибка" устройства и свидетельствует онеисправимой, но обнаружимой ошибке,произошедшей в кодовом слове. Еслизначение декодированного информационного символа используется в проверочных уравнениях для других информационных символов (это имеет место,например, при декодировании кодовРида-Мюллера), то этот символ записывается в блок 5 памяти в тот жекуб памяти, в который записано декодируемое кодовое слово. Для этогов следующий тактовый момент времени(следующее эа считыванием последнего символа из блока 5) на первых выходах блока 6 формируется код адресаячейки блока 5, в которую будет записано значение. декодированного символа. На втором и третьем выходахблока 6 сигналы не появляются, а наего четвертом выходе формируется сигнал, закрывающий ключ 12 и открывающий ключ 13,Импульс с выхода ключа 11 черезоткрытый ключ 13 и элемент ИЛИ 21 поступает на вход формирователя 22 импульсов, и на его выходе с задержкой на время, необходимое для подготовки блоков 4 и 5 к приему инофрмации, формируется импульс,.поступающий на управляющие входы блоков 4 и5. В результате действия этого импульса состояние младшего разряда ре-.гистра 9 сдвига, поступившее черезпервый информационный вход коммутатора 3 на информационный вход блока5, записывается в блоке 5 в ячейкус адресом, сформированным на первых .выходах блока 6 (одновременно в ячей",1313 6ку с тем же адресом блока 4 записывается "1" через коммутатор, таккак декодированный информационныйсимвол. считается надежным). После6этого устройство переходит к декодированию очередного информационного символа. Если значение декодированного информационного символа неучаствует в проверочных уравненияхдля других информационных символов(что имеет место для кодов с раздельными проверками), то его значение не записывается в блок 5, и устройство сразу же переходит к декодированию следующего информационногосимвола,Таким образом, в устройстве осуществляется процесс декодированияпутем последовательного решения проверочных уравнений и систем проверочных уравнений с учетом надежностисимволов декодируемого кодового слова, Адреса символов декодируемого ко 26 дового слова (хранящихся в блоке 5)записаны в виде программы декодирования в блоке 6 в последовательности,определяемой видом проверочных уравнений, Текущее состояние программыЗо декодирования определяется состояниемрегистра 16 (которое, в свою очередь,определяется состоянием счетчика 14),Тактовые импульсы, поступающие с выхода ключа 11, осуществляют перезапись текущего состояния счетчика 14в регистр 16 и увеличивают состояниесчетчика 14 на единицу, На первыхвыходах блока 6 формируются коды адресов ячеек блоков 4 и 5 памяти, а4 О на оставшихся выходах формируется информация, управляющая работой блока7 суммирования по модулю два, формирователя 18, решающего блока 8 и ключа 13. В последнем такте программы46 (когда на первых выходах блока 6 сформирован код адреса последнего символа) на втором, третьем и четвертомвыходах блока 6 формируются сигналы,которые открывают элемент И 19, и на6 О его выходе формируется сигнал, который поступает на пятый вход блока 10,что свидетельствует об окончании процесса декодирования данного кодовогослова. В результате на четвертом вы 66 ходе блока. 10 формируется импульс,который поступает на установочныйвход счетчика 14, устанавливая всеего разряды в начальное состояние.12 том выходе появляется сигнал, который поступает на установочный входсчетчика 14, осуществляя первоначальную установку всех его разрядов внулевое состояние. С приходом первого импульса на третий синхровходустройства (фиг.6 в) начинается процесс декодирования, как это описано,Начальная установка блока 23 коммутации адреса не существенна, так какбезразлично, в какой куб памяти (первый или второй) блоков 4 и 5 будетпроизведен прием первого кодовогослова, важно лишь, чтобы запись следующего кодового слова производиласьв куб памяти, противоположный тому,в котором записано декодирующее кодовое слово (и информация о его надежности),Введение в устройство регистров16 и 17 не является обязательным.Так выходы счетчика 14 могут быть не 1посредственно подключены к адреснымвходам блока 6. Однако, посколькувремя переключения счетчика 14 многобольше времени приема в регистр 16,то введение регистра 16 позволяетповысить частоту следования тактовыхимпульсов на первом синхровходе устройства, что может оказаться существенным при декодировании длинных кодов.Решающий блок 8 работает следувгщим образом. Сигнал, поступивший начетвертый вход решающего блока 8 через элемент ИЛИ 35, поступает на установочный вход реверсивного счетчика 31, устанавливая все его разрядыв нулевое состояние. Этот же сигналс четвертого входа через элементИЛИ 36 поступает на Я-вход триггера32 и устанавливает его в единичноесостояние (на его инверсном выходеустанавливается нулевой потенциал).Сигнал с первого входа решающего блока 8 поступает на вход элемента И 26непосредственно, а на вход элементаИ 27 - через инвертор 29, Следовательно, если сигнал на первЬм входерешающего блока 8 имеет единичноезначение, то на втором входе элемента И 26 будет единичный потенциал, ана втором входе элемента И 27 - нулевой потенциал. Если же сигнал на первом входе решающего блока 8 принимает нулевое значение, то потенциалына вторых входах элементов 26 и 27изменяются на противоположные. При 11 14713 входе блока 10) и, следовательно, состояние его выхода не изменяется, т.е. разрешается доступ к тем кубам памяти блоков 4 и 5, в которые записаны подлежащее декодированию кодовое слово и информация о надежности. Запись следующего кодового слова осуществляется в противоположный куб памяти аналогично описанному.С третьего выхода блока 10 импульс поступает через элемент ИЛИ 20 на установочный вход счетчика 15 и устанавливает все его разряды в нулевое состояние (счетчик 14 устанавливает ся в нулевое состояние импульсом с четвертого выхода блока 10 после окончания программы декодирования), Далее процесс декодирования повторяется, Решающий блок 8 и блок 7 сумми рования по модулю два уже подготовлены к решению новой системы проверочных уравнений после обработки последнего символа последнего уравнения системы для последнего информационно го символа декодированного кодового слова. Однако в начале декодирования первого кодового слова (после включения устройства) состояние решающего блока 8 и блока 7 суммирования по 30 модулю два может оказаться произвольным и они должны быть подготовлены к решению системы проверочных уравнений.С этой целью на вход начальной установки устройства подается сигнал Установка перед приемом первого кодового слова (фиг.6 г). Этот сигнал через элемент ИЛИ 20 поступает на установочный вход счетчика 15 40 и устанавливает все его разряды в нулевое состояние. Этот же сигнал "Установка" поступает на четвертые входы блока 7 суммирования по модулю два и решающего блока 8, подго тавливая их к решению первого. проверочного уравнения первой системы первого кодового слова. Одновременно сигнал пустановка поступает на четвертый вход блока 10 и вызывает в нем те же процессы, что и сигнал на его пятом входе (фиг.6), т,е, устройство переходит в режим приема кодового слова из канала связи в один из кубов памяти блока 5 (информация о надежности - в аналогичный куб памяти блока 4). Одновременно с приходом сигнала "установкап на четвертый вход блока 10 на его четвер 13141471313установлении единичного потенциала на втором входе решающего блока 8 единичные потенциалы устанавливаются на третьих входах элементов И 26 и27, и при одновременном установленииединичного потенциала на седьмом входе решающего блока 8 единичные потенциалы устанавливаются на первых входах этих элементов, что позволит импульсу с первого выхода элемента 33 задержки поступить на суммирующий вход реверсивного счетчика 31, если на первом входе решающего блока 8 установлен единичный потенциал,или на вычитающий вход реверсивного счетчика 31, если на первом входе решающего блока 8 установлен нулевой потенциал. Однако, если на седьмом входе решающего блока 8 установлен нулевой потенциал, то оба входа реверсивного счетчика 31 отключаются, и состояние реверсивного счетчика 31 не меняется, На первом выходе элемента 33 задержки сигнал появляется с 25 задержкой относительно появления сигнала на его входе на время, необходимое для формирования сигнала на первом входе решающего блока 8, Это время складывается из времени приема в 30 регистр 16 устройства (фиг.1) состояния счетчика 14, времени срабатывания блока 6, времени считывания информации из блоков 4 и 5 и времени выполнения одной операции сложения по модулю в блоке 7 суммирования по модулю два, Таким образом, результаты решения проверочных уравнений блоком 7 суммирования по модулю два накапливаются реверсивным счетчиком ре О шающего блока 8. При этом, если хотя бы один символ, участвующий в решении текущего уравнения, принят ненадежно, то результат решенияданного проверочного уравнения блоком 7 суммирования по модулю два не поступает в реверсивный счетчик 31, т.е. не принимает участия в вынесении решения.Единичный потенциал, поступивший с пятого входа решающего блока 8, поступает на вход элемента И 28, На . втором выходе элемента 33 задержки сигнал появляется с задержкой относительно появления сигнала на его первом выходе на время, необходимое для срабатывания реверсивного счет-, чика 31. Сигнал с второго выхода элеМента 33 задержки через вход открытого элемента И 28 поступает на второй выход решающего блока 8 К этомумоменту времени в реверсивном счетчике 31 осуществлено накопление результатов решений всех проверочныхуравнений решаемой системы проверочных уравнений. Состояние знаковогоразряда реверсивного счетчика 31 соответствует результату решения этойсистемы проверочных уравнений попринципу "большинства" с учетом надежности принимаемой информации. Если все разряды, кроме знакового, реверсивного счетчика 31 находятся внулевом состоянии, то этом свидетельствует о том, что в декодируемомкодовом слове произошла неисправимаяошибка, т,е. число импульсов, поступивших на суммирующий вход реверсивного счетчика 31, равно числу импульсов, поступивших на его вычитающийвход, В результате на всех входахэлемента ИЛИ 34 устанавливаются нулевые потенциалы и, следовательно, нулевой потенциал устанавливается наего выходе. Импульс, поступивший свыхода элемента И 28, поступает насинхровход триггера 32 и устанавливает его в нулевое состояние, таккак на его 0-входе был установленнулевой потенциал с выхода элементаИЛИ 34, Единичный потенциал с инверсного выхода триггера 32 поступаетна третий выход решающего блока 6.1 акое состояние триггера 32 будетохраняться неизменным до приходасигнала с шестого входа решающегоблока 8 (процесс декодирования данного кодового слова закончен), Этотсигнал через элемент ИЛИ 36 поступает на Б-вход триггера 32 и устанавливает его в единичное состояние,Импульс с выхода элемента И 28 через инвертор 30 и элемент ИЛИ 35 поступает на установочный вход реверсивного счетчика 31, устанавливая все его разряды в нулевое состояние. Таким образом, по переднему фронту импульса, действующего на выходе элемента 28, осуществляется прием состояния знакового разряда (значение декодированного информационного символа) в регистр 9 сдвига устройства, а по заднему фронту этого импульса - сброс реверсивного счетчика 31 решающего блока 8 в нулевое состояние.Сигнал с выхода элемента И 19 поступает также на шестой вход решающего блока 8. В результате действия этого сигнала происходит сброс сигнала о неисправимой ошибке на соответствующем выходе решающего блока 8, если этот сигнал был установлен в процессе декодирования,В процессе выполнения программы декодирования сигнал на выходе элемента И 19 появиться не может, так как запись в блок 5 значения декодированного информационного символа осуществляется в следующем после внесения решения такте декодирования. Процесс записи информации в блоки 4 и 5 памяти осуществляется следующим образом, Поскольку кодовые слова из канала связи поступают непрерывно, а процесс декодирования в силу своего последовательного характера, как правило, не может быть выполнен в течение одного периода импульсов системы тактовой синхронизации, поступающих на второй синхровход устройства, то символы кодового слова, поступающие с первого выхода двухпорогового селектора, записываются в блок 5 во время декодирования предыдущего кодового слова (одновременно осуществляется запись в блок 4 информации о надежности принимаемых символов кодового слова со второго выхода двухпорогового селектора). Емкость каждого из блоков 4 и 5 памяти может быть условно разделена на два куба памяти, доступ к которым определяется состоянием выхода блока 23 коммутации адреса, При этом при помощи блока 23 коммутации адреса в процессе декодирования разрешен доступ к одним кубам памяти блоков 4 и 5, а в процессе записи информации, поступающей с выходов двухпорогового селектора 2 - к другим кубам памяти Импульс от системы тактовой синхронизации поступает на второй вход блока 10.управления. Появление этого импульса сивдетельствует о том, что на информационный вход устройства поступил очередной элемент принимаемого кодового слова и осуществлена его обработка в приемнике 1 и двухпороговом селекторе 2. Появление импульса на втором входе блока 10 уп равления со второго синхровхода устройства переводит его в режим ожида 50 55 нится декодируемое кодовое слово исоответствующая ему информация о надежности. С приходом следующего тактовогоимпульса от местного тактового гене 5 10 15 20 25 30 35 40 45 ния окончания текущего такта декодирования (фиг.б б,с).С приходом очередного тактового импульса от местного генератора на первый вход блока 10 (фиг.б, текущий такт выполнения программы декодирования окончен) блок 10 переходит в режим прерывания. При этом на его первом выходе формируется потенциал (фиг,5), который закрывает ключ 11, запрещает работу блока б, разрешает работу регистра 17, переключает коммутатор 3, т.е. отключает от первого выхода коммутатора 3 выход младшего разряда регистра 9 сдви" га и подключает к выходам коммутатора вторые информационные входы, Кроме того, этот же потенциал поступает на второй вход блока 23 коммутации адреса (переключает коммутатор 25 адреса) и изменяет состояние его выхода на противоположное, изменяя тем самым состояние старшего адресного входа обоих блоков 4 и 5 и разрешая доступ к другим кубам памяти. При таком состоянии первого выхода блока 10 все, кроме первого, адресные разряды обоих блоков 4 и 5 оказываются подключенными к выходам регистра 17.Одновременно с изменением потенциала на входе блока 10 (фиг,б д) на его втором выходе формируется импульс (фиг,б с), по переднему фронту которого осуществляется перезапись состояния счетчика 15 в регистр 17, а по заднему фронту - изменение состояния счетчика 15 на единицу. Этот же импульс поступает через элемент ИЛИ 21 на вход формирователя 22 импульсов и через время, необходимое для подготовки .обоих блоков 4 и 5 к приему информации, на выходе формирователя 22 появляется импульс фиг.б и), поступа. ющий на управляющие входы блоков 4 и 5. В результате значение принимаемо- го кодового слова, поступившее на информационный вход блока 5, и значение соответствующей ему информации о надежности, поступившее на информационный вход блока 4, записываются поадресу, сформированному на выходах регистра 17 в кубыпамяти блоков 4 и5 противоположные тем, в которых хра 1471313 10ратора через первый синхровход устройства на первый вход блока 10 (фиг.б а) состояние его первого выхода принимает первоначальное состояние (фиг,б д). При этом вновь откры 5 вается ключ 11, запрещается работа регистра 17, разрешается работа блока б, коммутатор 3 отключает вторые информационные входы и подключает к 10 первому выходу выход младшего разряда регистра 9 сдвига а состояние блока 23 коммутации адреса вновь меняется на противоположное (переключается коммутатор 25 адреса, что раз решает доступ к тем кубам памяти блоков 4 и 5, в которых хранятся декодируемое кодовое слово и соответству-няцая ему информация о надежности), Тактовый импульс с выхода открытого 20 ключа 11 своим передним фронтом переписывает текущее состояние счетчика 14 в регистр 16 и задним фронтом увеличивает состояние счетчика 14 на единицу, В устройстве продолжается процесс выполнения программы декодирования.В момент окончания программы декодирования на втором, третьем и четвертом выходах блока 6 появляются . 30 сигналы и, следовательно, сигнал появляется на выходе элемента И 19, Этот сигнал поступает на выход сигнала "Окончание декодирования" устройства, свидетельствуя об окончании процесса декодирования. К этому моменту времени процесс приема нового кодового слова может оказаться неоконченным, и оставшиеся символы принимаемого кодового слова должны быть 40 записаны в блок 5, а в блок 4 - информация о их надежности. Сигнал с выхода элемента И 19 поступает на шестой вход решающего блока 8 и на пятый вход блока 10, в результате че го на его первом выходе устанавливается потенциал (фиг.б д), закрывающий ключ 11, запрещающий работу блока б и разрешающий работу регистра 17, Этот же потенциал переключает 50 коммутатор 3 в состояние, когда к его выходу подключены вторыеинформационные входы, и изменяет состояние выхода блока 23 коммутаций адреса на противоположное. Этот потен- .55 циал на выходе блока 10 сохраняется. неизменным до прихода импульса на его третий вход (от системы цикловой синхронизации, фиг.5 в). На втором выходе блока 10 импульсыпоявляются так же, как это описано,а именно, с приходом очередного импульса на второй вход блока 10 (отсистемы тактовой синхронизации) блок10 переходит в режим ожидания и сприходом очередного тактового импульса на его первый вход с первого синхровхода устройства от местного так-.тового генератора на его втором выходе формируется импульс (фиг.5 е),по переднему Фронту которого осуществляется запись текущего состояниясчетчика 15 в регистр 17, а по заднему фронту - изменение состояниясчетчика 15 на единицу,Этот же импульс поступает черезэлемент ИЛИ 21 на вход формирователя 22 импульсов и через время, необходимое для подготовки обоих блоков4 и 5 к приему информации, на выходеформирователя 22 появляется импульс,который поступает на управляющие входы блоков 4 и 5 памяти. Таким образом, в блок 5 осуществляется записьочередного символа принимаемого кодового слова и информация о его надежности в блок 4 по адресу, сформированному на-выходах регистра 17 и навыходе блока 23 коммутации адреса.С приходом очередного тактовогоимпульса на третий вход блока 10 (отсистемы цикловой синхронизации,фиг,5 в), что свидетельствует о том,что все принимаемое кодовое словопринято в блок 5 и, соответственно,информация о надежности - в блокустройство переходит в режим декодированияПри этом на первом выходеблока 1 О формируется потенциал(Фиг,5 д), который переключает коммутатор 3 (подключает к выходу коммутатора 3 выход младшего разряда регистра 9 сдвига), открывает ключ 11,запрещает работу регистра 17, разрешает работу блока 6, Этот же потенциал поступает на первый вход блока23 коммутации адреса,Одновременно на третьем выходеблока 10 Формируется импульс(фиг.5 ж),который поступает на первый вход блока 23 коммутации адреса. Таким образом, в блоке 23 коммутации адреса выполняется две операции инверсии (одна - с поступлением импульса на второй вход блока 23 коммутации адресас третьего выхода блока 10, а другаяс изменением потенциала на первомтенциал, соответствующий логической 11 1 11Необходимое условие ра б ото с пос о бности устройства заключается в том, что время дозирования кодового слова должно быть не больше времени приема следующего кодового слова, Условие работоспособности устройства для кодов с разделенными проверками можно записать следующим образом: п 1 с+ 1 с+ и или пК+К+1. где ПоСле этого цикл решающего блока 8повторяется.Приемник 1 работает следующим образом.Прием ведется по правилу:ХХь + ХУв ) О,где Х =2 (г.)а сози Ыс;)( = ) 2(е)а соз я ейС;152(С 1- сигнал на входе приемника.Величины Х , Х , х и У могутбыть получены путем ийтегрированияна интервале длительностью Т,В момент Т = Т величины Хв и Увснимаются непосредственно с интеграторов, а Х и У - с выхода элемента(1задержки на время Т, Выходное напряжение приемника 1 пропорциональнолевой части неравенства,25Х Х + УУ ) Ои решение принимается в соответствиисо знаком этого напряжения. Двухпороговый селектор 2 содержит объединенные по входу пороговый селектор и селектор надежности символов и работает следующим образом. Сигнал, поступающий на вход двухпорогового селектора, одновременно поступает на вход порогового селектора и се лектора надежности символов, В зависимости от уровня сигнала (похожес" ти" на "О" или "1") на выходе пороговоао селектора формируется "О" или "1" (порог задается заранее), а на выходе селектора надежности символовтакже формируется потенциал, соответствующий логическим "О или "1" и означает соответственно принят сим 4 вол ненадежно или надежно, Заранее задаются два порога, и если уровень сигнала соответствует промежуточному значению между этими уровнями, то считается ненадежным, и на выходе селектора надежности символов выраи и батывается потенциал логического О . Если же потенциал сигнала на входе селектора надежности символов оказывается по абсолютному значению бопьшим обоих уровней, то считается, что соответствующий символ принят надежно, и на выходе селектора надежности символов вырабатывается почастота местного тактовогогенератора (первый синхровход устройства);частота тактовой синхронизации (второй синхровходустройства);1/и - относительная скорость кода; и - длина кодового блока используемого кода; 1 - число информационных символов используемого кода, Ф о р м у л а и з о б р е т.е н и я 1, Мажоритарное декодирующее устройство, содержащее блок управления, первый выход которого соединен с одноименными входами первого ключа и блока коммутации адреса и с управляющими входами первого блока памяти, коммутатора и первого буферного регистра, выходы разрядов которого объединены с соответствующими первыми выходами первого блока памяти и соединены с первыми адресными входами второго блока памяти, выход которого соединен с первым входом блока суммирования по модулю два, выход которого соединен с первым входом решающего блока, первый и второй выходы которого соединены с одноименными входами регистра сдвига, выходы разрядов которого, кроме первого, являются соответствующими информационными выходами устройства, выход пер-, вого разряда является первым информационным выходом устройства и соединен с первым информационным входом коммутатора, первый выход которого соединен с информационным входом второго блока памяти, второй выход бло