Запоминающее устройство на цилиндрических магнитных доменах

(51)4 С 1 ЕН Е";БЛ:.; ) ос борок ируемых ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗ ВТОРСНОМУ СВИДЕТ(71) Институт электроники и вычислительной техники АН ЛатвССР(54), ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО НА ЦИЛИНДРИЧЕСКИХ МАГНИТНЫХ ДОМЕНАХ(5) Изобретение относится к областивычислительной техники, в частностик запоминающим устройствам на цилиндрических магнитных доменах (ЦМД), иможет быть использовано в составе. систем внешней энергонезависимой памяти ЭВМ, Цель изобретения - повышение быстродействия и расширение области применения устройства эа счет использования доменных ьякросборок спроизвольным числом годных регистрови выполнения функций эмуляции запоминающих устройств на магнитных дисках.Запоминающее устройство на ЦМД содержит блок 1 адресации, блок 2 постоянной памяти, блок Э оперативной памяти, блок 4 сопряжения с магистралью,блок 5 коррекции ошибок, блок 6 преобразования кодов, блок 7 формирования управляющих импульсов, регистр 8управления, группу модулей 9 доменной памяти, контроллер 10 прерыванийи контроллер 11 прямого доступа. Наличие указанных блоков позволяет наращивать объем памяти на ЦМД, повысить быстроденствие устройства засчет параллельного включения доменныхмикросборок и расширить область применения устройства за счет использования в модулях доменной памяти микр с произвольным числом маск регис тров . 5 нл.5 10 15 20 25 30 35 40 45 50 55 са задержанного чтения, который сбрасывает триггер 94, при этом в регистре 92 фиксируется считанное словоданных. Последний переписывается вблок 3 устройства контроллером 11ПДП по мере освобождения внутреннейшины 12. При этом сигналами считывания и,подтверждения прямого доступа,поступающими на вентиль 96, выходырегистра 92 отпираются на внутреннююшину 12 устройства.Режим чтения карты дефектных регистров отличается от чтения данныхтем, что по сигналу чтения карты дефектных регистров на входе 107 свыхода регистра 8 управления на входсинхронизации регистра 90 сдвига свыхода мультиплексора 101 поступаютвсе без исключения строб-импульсыЧТД, а на его информационный вход -сигнал карты дефектных регистров ДИМ,что позволяет записать в блок 3 устройства информацию о дефектных регистрах ДИМ, а также вспомогательнуюинформацию, делая ее доступной микропроцессорному блоку 1.В режиме записи данных, когда сигнал режима чтения на входе 103 неактивен, отпираются выходы регистра 9 1,при этом происходит запись слова данных в регистр 9 1 и кода числа 0 всчетчик 93. При этом первый же импульс на входе счетчика 93 вызоветустановку триггеров 94 и 95 в "1",что вызовет перезапись очередногослова из буферного регистра 91 в регистр 90 сдвига, а также запрос ПДПна следующее слово, причем. этот запрос будет удовлетворен заведомо после окончания записи в регистр 90,Далее в счетчик 93 заносится кодчисла 7 аналогично чтению из ДИМ ипроцесс повторяется, Остальные битыслова выталкиваются из регистра 90в режиме сдвига, что обеспечиваетэлемент ИЛИ 98,Все каналы блока 6 преобразованиякодов работают независимо, формируясигналы запроса прямого доступа помере накопления действительных (незамаскированных) бит информации,при этом конфликты между каналамипри одновременных запросах разрешаются контроллером 11 прямого доступа, который определяет очередностьобслуживания.Задержка между импульсами ЧТД иЗЧТД ограничена сверху минимальным временем удовлетворения ПДП (обычноне менее 2 мкс), что гарантирует отсутствие ошибок передачи. Максимальная задержка обслуживания ПДП для данного устройства определяется временем передачи байта (слова) из ДИМ и для частоты 100 кГц составляет 80 мкс, поэтому каналы контроллера 11 ПДП, обслуживающие запросы от блока 6 преобразования кодов, имеют высший приоритет по захвату внутренней шины 12 устройстваБлок 6 преобразования кодов может быть реализован также на базе серийных БИС последовательного интерфейса, удовлетворяющих требованиям по быстродействию и имеющих интерфейс. с внутренней шиной 12.Таким образом, использование изобретения позволяет повысить быстродействие запоминающего устройства на ЦМД за счет наращиваниячисла параллельно работающих доменных интегральных микросборок, При этом в модулях доменной памяти могут использоваться микросборки с различным числом дефектных регистров. Устройство позволяет выполнять функции эмуляции запоминающих устройств на магнитных дисках. Формула изобретения Запоминающее устройство на цилиндрических магнитных доменах, содержащее группу модулей доменной памяти, блок формирования управляющих импульсов и регистр управления, выход управления режимом которого подключен к группе входов управления режимом модулей доменной памяти группы, группа управляющих входов которых соединена с группой управляющих выходов блока формирования управляющих импульсов, а адресные входы модулей доменной памяти группы подключены к адресному выходу регистра управления, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения области применения числом годных регистров и выполнения функций эмуляции запоминающих устройств на магнитных дисках, оно содержит блок адресации, блок постоянной памяти, блок оперативной памяти, контроллер прерываний, контроллер прямого доступа, блок преобразования кодов, блок коррекции ошибок и блоксопряжения с магистралью, причем группа входов-выходов данных блока адресации подключена к группам входов- выходов данных блока оперативной па 5 мяти, блока сопряжения с магистралью, блока коррекции ошибок, контроллера прерываний и контроллера прямого доступа, а также к группе числовых выхо,дов блока постоянной памяти, группам информационных входов блока формирования управляющих импульсов и регистра управления, группа входов-выходов данных блока оперативной памяти соединена с группами входов-выходов данных блока сопряжения с магистралью, блока преобразования кодов и блока коррекции ошибок, группа адресных выходов блока сопряжения с магистралью подключена к группам адрес ных входов блока постоянной памяти, блока оперативной памяти, блока коррекции ошибок, блока преобразования кодов, блока формирования управляющих импульсов, контроллера прерыва ний и регистра управления, группа управляющих выходов блока адресации соединена с группой управляющих входов-выходов контроллера прямого доступа, а также с управляющими входами блока постоянной памяти, блока оперативной памяти, блока сопряжения с магистралью, блока коррекции ошибок, блока преобразования кодов, контроллера прерываний, блока формирования управляющих импульсов и регистра управления, адресный выход блока адресации подключен к адресному входу блока сопряжения с магистралью и адресному входу-выходу контроллера прямого доступа, первые, вторые и третьи входы-выходы запроса и подтверждения прямого доступа которогосоединены с входами-выходами запросаи подтверждения прямого доступа соответственно блока сопряжения с магистралью, блока коррекции ошибок иблока преобразования кодов, вход завершения прямого доступа и выход управления готовностью блока сопряжения с магистралью подключены соответственно к выходу завершения прямогодоступа и входу управления готовностью контроллера прямого доступа, выходы запроса прерываний блока сопряжения с магистралью и блока коррекции ошибок соединены соответственно спервым и вторым входами запроса прерываний контроллера прерываний,вход-выход запроса и подтвержденияпрерываний которого подключен к входу-выходу запроса и подтвержденияпрерываний блока адресации, выходуправления режимом регистра управления соединен с входами управлениярежимом блока коррекции ошибок иблока преобразования кодов, группавходов синхронизации которого подключена к группе выходов синхронизацииблока формирования управляющих импульсов, группа входов-выходов данныхсчитывания-записи и группа входовкарты годности блока преобраэованиякодов соединены соответственно сгруппой входов-выходов данных считывания-записи и группой выходов карты годности группы модулей доменнойпамяти, группа магистральных входоввыходов блока сопряжения с магистралью является группой входов-выходов данных, адреса и сигналов управления устройства.Изобретение относится. к вычислительной технике, в частности к запоминающим устройствам на цилиндрических магнитных доменах (ЦМД), и может быть использовано в составе систем внешней энергонезависимой памяти ЭВМ.Цель изобретения - повышение быстродействия и расширение области применения устройства за счет использования доменных микросборок с произвольным числом годных регистров и выполнения функций эмуляции запоминающих устройств на магнитных дисках.На Фиг. 1 представлена структурная 15 схема запоминающего устройства на ЦМД; на фиг. 2 - функциональная схема блока сопряжения с магистралью; на фиг. 3 - функциональная схема блока коррекции ошибок, на фиг. 4 - функ циональная схема блока формирования управляющих импульсов, на фиг. 5 - Функциональная схема блока преобразования кодов.Запоминающее устройство на ЦМД 25 (Фиг. 1) содержит блок 1 адресаций,блок 2 постоянной памяти, блок 3 оперативной памяти, блок 4 сопряжения с магистралью, блок 5 коррекции ошибок блок 6 преобразованиякодов, блок 7 формирования управляющих импульсов, регистр 8 управления, группу модулей 9 доменной памяти, контроллер 10 прерываний и контроллер 11 прямого доступа, На фиг, 1 показаны внутренняя шина 12 устройства, посредством которой осуществляются связи между блоками устройства, локальная шина 13 модулей доменной памяти, груп" па магистральных входов-выходов 14 40 блока сопряжения с магистралью, группы входов-выходов 15-20, посредством которых осуществляется подключение устройства к ЭВМ и которые соответствуют стандарту интерфейса И 41: 15 - 45 группа входов-выходов адреса на магистрали, 16 - группа входов-выходов данных на магистрали,.17 - вход-выход "Ответ" магистрали, 18 - группа выходов стройимпульсов чтения-за 50 писи портов магистрали, 19. - группа выходов стройимпульсов чтения-записи в память на магистрали, 20 - группа входов-выходов сигналов управления захватом магистрали, группа адресных входов-выходов 21 внутренней шины (обозначена А), группа входов-выходов 22 данных внутренней шины(обозначена О), группа входов-выхо-,дов 23 управления внутренней шины(обозначена Ч), первый 24, второй25 и третий 26 входы-выходы запросаи подтверждения прямого доступа контроллера прямого доступа, первый 27и второй 28 входы запроса прерываний контроллера прерываний, адресныйвыход 29 микропроцессорного блока,группа управляющих выходов 30 блокаформирования управляющих импульсов,группа входов 3 1 карты годности игруппа входов-выходов 32 данных считывания-записи блока преобразованиякодов, вход 33 завершения прямого доступа и выход 34 управления готовностью блока сопряжения с магистралью,выход 35 управления режимом регистрауправления и группа выходов 36 синхронизации блока формирования управляющих импульсов,Блок сопряжения с магистралью(фиг. 2) содержит селекторы 37 и 38соответственно адресов устройства намагистрали и адресов блока сопряжения с магистралью на внутренней шине,триггер 39 с К-входами установки в нулевое состояние и Я-входами установки в еденичное состояние, буферныйрегистр 40, трехстабильные формирователи 41-45, арбитр 46 магистрали,двоичный адресный счетчик 47, элемент И 48, элемент И 49 с прямым иинверсным выходами, элементы И 50 и51.На фиг. 2 показаны вход 52 подтверждения прямого доступа к блоку.оперативной памяти от блока сопряжения с магистралью при обмене блокамиданных, входы 53 и 54 подтвержденияпрямого доступа к блоку оперативнойпамяти от блока сопряжения с магистралью соответственно при записи впорт и чтения из порта устройства,выход 55 запроса прерываний контроллера прерываний от блока сопряженияс магистралью по записи команды смагистрали, выход 56 запроса прямогодоступа к блоку оперативной памятиот блока сопряжения с магистралью призаписи в порт и чтении из порта устройства, выход 57 запроса прямого доступа к блоку оперативной памяти отблока сопряжения с магистралью приобмене блоками данных.Блок коррекции ошибок (фиг, 3)содержит универсальный регистр 58сдвига, элемент 59 задержки на 8 тактов, буферный регистр 60 умножающегополинома, триггеры 61-64, регистр66 кода, программируемую логическуюматрицу (ПЛМ) 65, мультиплексор 67с тремя состояниямй и дешифратор 68.На фиг. 3 показаны синхронизирующий вход 69, выход 70 запроса прямого доступа к блоку оперативной памяти от блока коррекции ошибок и вход71 его подтверждения, вход 72 режимавосстановления данных, выходы 73 и74 запроса прерываний контроллерапрерываний от блока коррекции ошибок,соответствующие отсутствию и наличию ошибок. На фиг. 3 обозначены:С - синхронизирующие входы, Р - информационные входы, К - входы установки в нулевое состояние, Б - входыустановки в единичное состояние триггеров,Блок формирования управляющих импульсов (фиг. 4) содержит блок 75вращающегося поля, счетчики 76 и 77с переменным коэффициентом деления,программируемый счетчик 78, двоичныедвухразрядные счетчики 79 и 80, распределитель 81 импульсов блок 82памяти задержек, блок 83 памяти субциклов, триггеры 84 и 85 синхронизации еНа фиг, 4 показаны группа выходов86 управления полем продвижения доменов на локальной шине, выход 87готовности передачи данных из модуля доменной памяти, выход 88строб-импульса чтения данных и выход 89 строб-импульса задержанногочтения данных из модулей доменнойпамяти.Блок преобразования кодов состоитиз идентичных каналов, один из которых показан на фиг, 5 и содержитуниверсальный регистр 90 сдвига, буферные регистры 9 1 и 92 хранения,счетчик 93 бит со счетным С-входом,Я-входом начальной установки и Квходом установки в нулевое состояние,триггеры 94 и 95, элемент ИЛИ 96,элемент ИЛИ-НЕ 97, элемент ИЛИ 98,элемент ИЛИ в99, элемент ИЛИ 100,являющийся общим для всех каналов,мультиплексоры 101 и 102,На фиг, 5 показаны вход 103 режима чтения из модулей доменной памяти, выход 104 запроса прямого доступа к блоку оперативной памяти от блока преобразования кодов и вход 105 его подтверждения, вход 106 начала10 15 20 25 страницы, управляющий вход 107 режима чтения карты годности.ЗапоминающеЬ устройство работаетследующим образом.Микропроцессорный блок 1 считывает из блока 2 постоянной памяти коды записанной в нем управляющей программы, реализующей требуемый алгоритм взаимодействия всех блоков устройстваПри этом микропроцессорный блок 1 формирует на своем адресном,. выходе код адреса, соответствующего области адресов блока 2 постоянной памяти, который без изменения проходит через блок 4 сопряжения с магистралью на внутреннюю шину 12, образуя сигналы 21 адреса. После этого микропроцессорный блок 1 формирует управляющие строб-импульсы чтения из блоков памяти 2 либо 3, по которым блок 2 формирует сигналы 22 данных на внутренней шине 12. считываемые микропроцессорным блоком 1, В процессе выполнения программымикропроцессорный блок 1 подобным образом обращаетсятакже к блоку 3 оперативной памяти,считывая либо записывая в него повнутренней шине 12 сигналы 22 данных,З 0 соответствующие его области адресов.Обращение микропроцессорного блокак портам ввода-вывода, соответствующим контроллеру 10 прерываний,контроллеру 11 прямого доступа, регистру 8 управления, блоку 5 коррекции ошибок, блоку 6 преобразованиякодов, блоку 4 сопряжения с магистралью и блоку 7 формирования управляющих импульсов, сопровождается выда 40 чей на внутреннюю шину 12 соответствующего данному порту адреса 21 истроб-импульса 23 записи либо чтения из порта. При этом сигналы данных 22 на внутренней шине 12 подоб 45 но обмену блоками 2 и 3 памяти форьируются соответственно микропроцессорным блоком 1 либо выбранным им блоком, Передача данных, подлежащих чтению из модулей доменной памяти либозаписи в них, осуществляется в режиме прямого доступа блока 5 коррекцииошибок, блока 6 преобразования кодови блока 4 сопряжения с магистральюк блоку 3 устройства, При необходимости физической передачи данных врежиме прямого доступа блоку 3 наконтроллер 11 поступают сигналы запроса от одного (или нескольких) изперечисленных блоков, Контроллер 11выдает на микропроцессорный блок 1 сигнал захвата и, получив в ответ сигнал подтверждения, соответствующий отключению микропроцесоорного блока 1 от внутренней шины 12, т.е. переходу всех ее сигналов в третье состояние, формирует сигнал подтверждения прямого доступа от соответствующего канала, отпирающий выходы сигна лов 22 данных соответствующего блока на внутреннюю шину 12. После этого контроллер 11 устанавливает на внутренней шине 12 текущий адрес слова данных в блоке 3 и формирует стробимпульсы чтения из порта (блока) и записи в блок 3 либо строб-импульсы чтения из блока 3 и записи в порт (блок), обеспечивающие физическую передачу, 20Блок 4 сопряжения с магистралью (как запоминающее устройство в целом) со стороны магистрали воспринимается как набор портов (регистров) ввода-вывода, обращение к которым вызы вает запрос прямого доступа к блоку 3 оперативной памяти устройства, и чтение либо запись информации по соответствующему адресу. Обмен информацией по инициативе ЭВИ осуществляет ся через порты ввода-вывода на магистрали, соответствующие адресам блока 4 сопряжения с магистралью 14При этом ЭВМ на магистрали устанавливает соответствующие сигналы адреса 15, а также формирует строб-импульсы 18 чтения либо записи портов магистрали. В случае чтения информации из запоминающего устройства сигналы данных 16 на магистрали 14 формируются в 40 блоке 4 сопряжения с магистралью и принимаются ЭВМ, а в случае записи в него - Формируются ЭВМ и принимаются блоком 4 сопряжения с магистралью. При этом в случае совпадения адреса 45 на магистрали 14 с одним из адресов, соответствующих устройству в блоке, 4 формируются сигналы запроса прямого доступа к блоку 3 оперативной памяти на выходе 56 50 (см. Фиг. 2), который вызывает захват микропроцессорного блока 1 контроллером 11 прямого доступа и последующие чтение либо запись требуемого слова по некоторому адресу блока З.Старшая часть этого адреса запрограммирована в контроллере 11 прямого доступа и соответствует заданной области адресов блока 3 устройства. Младшая часть определяется как младшими разрядами сигнала адреса на группе входов-выходов 15 на магистрали 14, соответствующими номеру порта в устройстве, так и типом команды (чтения либо записи в порт), что обеспечивает логическое разделение портов (регистров) чтения и записи. Процесс обмена данными завершается формированием сигнала на входе-выходе,.17 "Ответ", поступающего на магистраль 14 от блока 4 сопряжения с магистралью.Обмен информацией по инициативе запоминающего устройства происходит путем обращения микропроцессорного блока 1 к порту внутренней шины 12, который соответствует блоку 4 сопряжения с магистралью. Это вызывает захват магистрали 14 с блоком 4 посредством сигналов управления на группе входов-выходов 20 в соответствии с протоколом функционирования, причем одновременно с магистралью 14 захватывается и внутренняя шина 12. Затем контроллер 11 прямого доступа устройства формирует на внутренней шине 12 строб-импульсы записи либо чтения из блока 3, а также строб-импульсы на группе входов-выходов 23 соответственно чтения либо записи портов внутренней шины 12, которые в блоке 4 сопряжения с магистралью 14 преобразуются в строб-импульсы 19 чтения-записи в память на магистрали 14, обеспечивающие процесс обмена и память на магистрали - блок 3 оперативной памяти устройства. Сигналы адреса 21 на внутренней шине 12 формируются контроллером 11 прямого доступа, .а адреса 15 на магистрали - в блоке 4 сопряжения с магистралью 14. Сигнал "Ответ" на входе-выходе 17 при этом формируется со стороны ЭВМ и в блоке 4 сопряжения с магистралью 14 преобра зуется в сигнал управления готовностью контроллера 11 прямого доступа на входе 34.В исходном состоянии устройства, когда оно ожидает команды от ЭВМ по магистрали 14, регистр 8 управления сброшен, что соответствует отсутствию обращения к доменной памяти. Сигналы управления модулями 9 доменной памяти на локальной шине 13 соответствуют пассивному состоянию (отсутствию вращающего поля), а микропроцессорный блок 1 периодически опрашиваетПри выполнении операции чтения секторов устройство работает следующим образом, Прежде всего микропроцессорный блок 1 программно вычисляет адреса модулей 9 доменной памяти и доменных интегральных микросборок (ДИМ) на них, которые записывает в регистр 8 управления наряду с кодом режима, соответствующим чтению информации из ДИМ, а также вычисляется номер и количество страниц ДМ, соответствующих заданным дорожке и сектору диска, котоыре заносятся в блок 7 формирования управляющих импульсов. Затем миккропроцессорный блок 1 программирует каналы контроллера 11 прямого досту па, обслуживающие блок 6 преобразования кодов. Управляющий сигнал на входе 103 режима чтения информации из ДИМ (см. Фиг. 5) с выхода указанного регистра 8 запускает блок 7 формирова.В ния управляющих импульсов, который обеспечивает генерацию сигналов управления ДИМ, на группе выходов 30, в частности сигнала репликации и сигналов управления полем на выходе 86, а также формирует сигналы синхронизации на группе выходов 36, поступающие на блок 6 преобразования кодов строб-импульсы 88 чтения данных (ЧТД) контроллер 10 прерывания, ожидая от блока 4 сопряжения с магистралью 14 прерывания, соответствующего команде ЭВМ; записи типа операции (чтение, запись, форматизация и др) и ее параметров (дорожка, сектор диска, количество секторов, адрес буфера данных на магистрали и др.) по магистрали 14 в порты, соответствующие адресам устройства памяти на магистрали 14.В процессе выполнения требуемой операции взаимодействия с доменной памятью после запуска блока 7 формирования управляющих импульсов обмен данными между блоком 3 оперативной памяти и блоком 4 сопряжения с магистралью, блоком 5 коррекции ошибок и блоком 6 преобразования кодов осуществляется в режиме прямого доступа к блоку 3, что обеспечивает конвейерный принцип обработки данных, При этом операции обращения к доменной памяти, формирования корректирующего кода, обмена с магистралью и эмуляции магнитного диска совмешаются во времени.1 из ДИМ, строб-импульсы 89 задержанного чтения ЗЧТД и сигнал 87 готовность передачи данных ДИМ",В процессесчитывания данных из ДИМ блок 6преобразования кодов формирует сигналы запроса прямого доступа на выходе 104, поступающие на контроллер11 прямого доступа, и по получении 10 от контроллера 11 сигналов подтверждения прямого доступа на входе 105(см, Фиг. 5), т.е. захвата микропроцессорного блока 1, записывает словаинформации по адресам блока 3, соот ветствующим выделенному микропроцессорным блоком 1 буферу "А", кудасчитывается первая по счету страницав группе ДИМ. В это время микропроцессорный блок 1 вычисляет области 20 этого буфера, подлежащие передаче намагистраль 14, и программирует соответствузщий канал контроллера 11,обслуживающий блок 4 сопряжения с магистралью 14. По завершении считыва ния данной страницы ДИМ, т.е. работывсех каналов контроллера 1 1, обслуживающих блок 6 преобразования кодов,микропроцессорный блок 1 программирует его на адрес другого буфера в 30 блоке 3 оперативной памяти ("Ь") изапускает блок 5 коррекции ошибок,проверяющий правильность считаннойс блока 3 страницы ДЯМ. При успешномзавершении работы последнего (отсутЗб ствии ошибок в данных) микропроцессорный блок 1, получив от контроллера 10 прерываний прерывание, соответствующее сигналу на выходе 4, запускает блок 4 сопряжения с магистралью, 40 который также в режиме прямого доступа осуществляет передачу данныхна магистраль. Поскольку служебнаяинформация., которая не подлежит передаче на магистраль, может находить- В ся внутри страницы ДИМ, то по окончании перецачи на магистраль массиваданных, запрограммированного в канале контроллера 11 прямого доступа, обслуживающем блок 4 сопряжения с магистралью, последний Формирует сигналзапроса прерывания микропроцессорного блока 1 на выходе 27, которнй, обслуживая укаэанное прерывание, принеобходимости вновь запускает процесс В передачи следующей части массива данных из буфера, Одновременно с этимипроцессами происходит считывание следующей страницы из ДИМ в другой буфер блока 3, по окончании которогопервый буфер вновь программируется наввод информации из ДИМ.Аналогично предлагаемое устройство реализует операцию записи секторовдиска в ДИМ, когда совмещаются во вре 5мени считывание данных с магистрали,формирование корректирующего кода,эмуляция диска и запись в ДИМ поочередно для обоих буферов в блоке 3оперативной памяти. Однако, поскольку длины секторадиска и страницыДИМ не совпадают, физической записив ДИМ первой и последней страницыданных предшествует считывание следующей страницы из ДИМ в другой блок3 и замена соответствующей их частиновой информацией, после чего микропроцессорный блок 1 записывает врегистр 8 управления код режима, соответствующий записи данных в ДИМ,запуская блок 7 формирования управляющих импульсов, который обеспечивает генерацию сигналов управленияДИМ - сигнала вывода доменов, сигналов генерации доменов, сигнала вводадоменов и сигналов управления полемна выходе 86 (см. фиг. 4), а такжеформирует сигналы, поступающие наблок 6 преобразования кодов, К этим 30сигналам относятся строб-импульсычтения данных из блока 3, строб-импульсы задержанного чтения ЗЧТД истроб-импульсы генерации (совпадающие по фазе), а также сигнал на входе 87 "Готовность передачи данныхДИМф.В режиме записи информации с магистрали в порты устройства блок 4 сопряжения с магистралью (см. фиг, 2) 40работает следующим образом. При чтении состояния устройства со стороныЭВМ селектор 37 адреса магистрали через элемент И 5 1 формирует сигнал 17Ответ", а также отпирает выходы буферного регистра 40 с тремя состояниями, в который микропроцессорный блок1 через адресный селектор 38 предварительно записывает байт состояния устройства, 50При этом непрерывные считыванияслова состояния со стороны магистрали никак не влияют на работу устройства, поскольку они производятся изрегистра 40 без захвата внутреннейшины 12, при этом инфьрмация заносится в указанный регистр микропроцессорным блоком 1, Использование указанного регистра предотвращает захват внутренней шины 12 и связанноес этим замедление работы устройствапри непрерывном считывании словасостояния запоминающего устройства состороны ЭВМ.При состоянии устройства, соответствующем завершению операции, обращение ЭВМ по магистрали к другим логическим регистрам устройства (чтениеуточненного слова состояния, записькоманды и др,) вызывает появлениена выходе адресного селектора 37 сигнала запроса прямого доступа внутренней шины 12, соответствующего чтению либо записи слова в блок 3 устройства. Контроллер 11 осуществляетзахват внутренней шины 12, при этомна ней устанавливается адрес, старшая часть которого запрограммирована в контроллере 11 и соответствуетзаданной области адресов блока 3 оперативной памяти устройства, а младшая часть определяется как младшимибитами адреса на магистрали, соответствующими номеру порта в устройстве,так и строб-импульсом 18 (чтение либо запись в порт), .что обеспечиваетлогическое разделение регистров чтения и записи. С этой целью сигналыс инверсного выхода вентиля 49 бло-кируют формирователь 4 1 и отпираютформирователь 44, на входы которогочерез формирователь 42 поступают сигналы адреса 15 с магистрали, Сигналыподтверждения запроса прямого доступа к памяти (ПДП) 53 и 54 через вентили 49 и 51 формируют также сигнал17 "Ответ" на магистрали 14, при этомданные передаются через двунаправленный формирователь 43,Селектор 37 адреса магистрали используется также для формированиясигналов прерывания микропроцессорного блока 1, которые поступают на контроллер 10 прерываний. В частности,запись команды с магистрали 14 сигналом на выходе 27 вызывает подпрограмму прерывания, обеспечивающую последующее выполнение заданной операции.Процесс обмена массивами иницииру"ется микропроцессорным блоком 1 путем выполнения операции записи в порт,соответствующий появлению на выходеселектора 38 импульса, устанавливающего триггер 39 в состояния "1". Указанный триггер выставляет сигнал запроса ДПД на выходе 57 на контроллер11, а также инициирует захват магии переключает на передачу шинный фор 15 диаграмму его работы с магистралью 2014. Таким образом, контроллер 11 ПДП ЗО контроллера 11 ПДП увеличивает содер- З 5 40 ней шины 12, Кроме того, выходной 45сигнал триггера 39 поступает на конт-50 страли арбитром 46 Сигнал подтверж дения захвата магистрали 14 на выходе арбитра 46 отпирает формирователь43 сигналов данных 16, формирователь 45 управляющих сигналов 19 чтениязаписи памяти на магистрали 14 изсоответствующих сигналов на группевходов-выходов 23 внутренней шины 12 мирователь 42, через который на магистраль 14 передается текущий кодадреса 15 из счетчика 47. Указанныйкод предварительно заносится в счетчик 47 микропроцессорным блоком 1 всоответствии с адресом массива данных на магистрали. Вентиль 48 управляет сигналом 34 готовности контроллера 11 ПДП, синхронизируя временную через буферный формирователь 4 1 фор,мирует сигналы адреса на внутренней шине 12, через буферный формирователь 45 - управляющие сигналы 19 чтениязаписи в порты на магистрали 14 инепосредственно - сигналы чтения-записи в порты на внутренней шине 12,после чего контроллер 11 ПДП ожидает сигнала 17 "Ответ" с магистрали14, означающего завершение передачи слова, и завершает цикл ПДП на слово. Задний фронт сигнала на входе 52подтверждения прямого доступа от жимое счетчика 4 7 на 1, обеспечиваяпереход к следующему адресу памятина магистрали 14. Сигнал на входе33 завершения цикла прямого доступасовместно с сигналом подтвержденияпрямого доступа соответствующего канала контроллера 11 ПДП сбрасываеттриггер 39, снимая запросы на захват как магистрали 14, так и внутренроллер 10 прерываний, инициируя выполнение соответствующей подпрограммы завершения микропроцессорным блоком 1.Работа блока 5 коррекции ошибок(см, фиг, 3) осуществляется в различных режимах, которые задаются регистром 8 управления - в режиме формирования корректирующего кода, проверки данных и исправления данных. Для предотвращения потери быстродействия при исправлении ошибок блок 5 использует предустановку укороченного кода Файра на длину, соответствующую текущей длине страницы данных выбраннойгруппы ДИМ.В режиме формирования корректирующего кода (при выполнении операциизаписи в ДИМ) микропроцессорный блок1 выполняет команды записи в портывнутренней шины 12, соответствующиевыдаче дешифратором 68 импульса сброса, который устанавливает в исходноесостояние регистр 66 кода, и импульса начала коррекции, который сбрасывает триггер 64 и устанавливает триггеры 61-63 в состояние "1", вызывающее запрос ПДП на выходе 70. По сигналу на входе 71 подтверждения ПДПсбрасываются триггеры 61 и 63, в регистр 58 заносится очередное словоданных, а также запускается элемент59 задержки, на первом выходе которого формируется пачка синхроимпульсов,сдвигающих информационное слово, записанное в регистре 66. Количество 5 синхроимпульсов при этом равно разрядности слова данных на внутреннейшине 12, Код Файра формируется с помощью ПЛМ 65 в соответствии с запрограммированным в нем полиномом деления, соответствующим максимальнойдлине страницы и исправляющей способности кода. Сигнал на второмвыходе элемента 59 задержки, соответствующий окончанию преобразованияслова, вновь устанавливает триггер61 в состояние " 1", и описанный процесс повторяется до записи в регистр58 последнего информационного слова,когда сигнал на входе 33 завершенияпрямого доступа контроллера 11 ПДПсбрасывает триггер 63, а следующий . импульс на выходе переноса элемента59 задержки устанавливает в единичное состояние один из триггеров 62либо 64, формирующие сигналы запросана выходах 73 или 74 прерывания микропроцессорного блока 1, поступающийна контроллер 10 прерываний. Полученное значение кода в регистре 66 затем программно считывается микропроцессорным блоком 1 по сигналам данных 22 внутренней шины 12 черезмультиплексор 67 и записывается вблок 3 по адресам, соответствующим 5 концу данной страницы данных, образуя требуемый блочный код.Режим проверки данных (при чтении информации из ДИМ) отличается от описанного лищь тем, что данные в реги 13 145176825 стре кода 66 формируются с учетом значения укорачивающего полинома, записанного в буферном регистре 60 в соответствии с текущей длиной стра 5 ницы выбранной группы ДИМ, а последний импульс переноса на выходе элемента 59 задержки фиксирует в триггерах 62 и 64 состояние, соответствующее результату преобразования.Для этой цели на их информационные входы поступает сигнал наличия нулевого кода в регистре 66, который формируется на втором выходе ПЛМ 65 из выходов всех разрядов регистра бб, и 15 соответствует правильной информации, считанной из ДИМ в блок 3 оперативной памятиВ режиме исправления данных микропроцессорный блок 1 сигналом на входе 72 исправления данных, поступающим с соответствующего выхода регистра 8 управления, блокирует умножение кода в регистре бб и разрешает формирование на третьем выходе ПЛМ 65, сигнала, который при равенстве нулю младших 12 бит регистра 66 сбрасывает триггер 63, который, в свою очередь, блокирует элемент 59 заДержки, фиксирует текущее состояние З 0регистра кода бб и переключает триггер 62 сигнала запроса прерывания (выход 73) в состояние "1". Регистр 58 используется в качестве позиционного счетчика бит, поскольку текущее состояние элемента 59 задержки недоступно с внутренней шины 12. Для получения этой информации в каждом цикле ПДП содержимое регистра 58 обнуляется, а при каждом сдвиге в ре гистр 66 заносится "1" с входа последовательных данных. Номер слова, содержащего исправимый пакет ошибок, оп- ределяется значением счетчика в соответствующем канале контроллера 11 ПДП путем считывания микропроцессорным блоком 1 внутренних регистров контроллера 11 ПДП в программе обработки прерывания от контроллера 10 прерываний, соответствующих сигналу запроса на выходе 74. Старшие биты в регистре 66 при этом дают синдром ошибки, используя который микропроцессорный блок 1 программно исправляет данные, находящиеся по вычислен ному адресу в блоке 3, и при необходимости перезаписывает исправленную страницу данных обратно в ДИМ. В случае неисправимой ошибки в данных работа блока 5 завершается так же, как в режиме проверки данных.Блок 7 формирования управляющих импульсов (см. Фиг. 4) работает следующим образом. В исходном состоянии блок 75 формирования поля находится в состоянии "3", соответствующем Фазе магнитного поля 270", а триггеры 84 и 85 сброшены, Для запуска блока 7 микропроцессорный блок 1 через внутреннюю шину 12 устройства в ре" гистр 8 управления записывает код, соответствующий операции с ДИМ - чтение доменов либо чтение карты дефектных регистров ДИМ, который поступает на управляющий вход блока Предварительно микропроцессорный блок 1 по внутренней шине 12 заносит в программируемый счетчик 85 код, соответствующий сдвигу требуемой страницы ДИМ относительно ее текущего положения.Управляющий сигнал на втором выходе регистра 8 управления запускает блок 75 формирования вращающегося поля, на первом выходе 86 которого формируются сигналы управления полем продвижения, а на втором - импульсы переноса с частотой поля, которые подсчитываются в программируемом счетчике 85, Выходной сигнал последнего при наличии требуемой страницы ДИМ устанавливает в "1" триггер 85 страничной синхронизации, который, в свою очередь, разрешает работу счетчика 76, т.е, Формирование субциклов обращения к ДИМ. Задержка формирования импульса переноса на выходе этого счетчика, т.е, число периодов вращающего поля в каждом субцикле определяется кодом на выходе блока 83 памяти субциклов, на адресный вход которого поступают коды, соответствующие режиму работы и номеру субцикла, т,е. счетчик 79 номера субцикла задает адрес числа .в блоке 83, определяющего длительность следующего субцикла.В режиме чтения информации из ДИМ в соответствии с временной диаграммой ее работы необходимы 2 субцикла - репликации и чтения доменов. То же относится и к чтению карты дефектных регистров. При записи в ДИМ необходимо 4 субцикла - вывода, записи, задержки вывода и вывода, Например, для ДИМ типа К 1602 РЦ 2 длительности субциклов чтения составляют 86 и5 1 О 15 20 25 ЗО 35 40 45 50 282 периода вращающегося поля, а записи - 210, 282, 19 и 2 периода поля.Счетчик 77 с переменным коэффициентом деления, счетчик 80 по модулю 4 и блок 82 памяти задержек образуют формирователь парных задержанных импульсов, обеспечивающий формирование пары задержанных импульсов на выходах распределителя 8 1. При этом запуск указанного формирователя осуществляется в субцикле ввода-вывода в каждом периоде вращающего поля, а в остальных - в начале каждого субцикла, что обеспечивается комбинационной логикой на входе триггера 84. Счетчик 80 на 4 состояния задает адресный код, соответствующий задержке и длительности обоих импульсов, который поступает на адресный вход блока 82 наряду с кодами режима и номера субцикла. При этом младший разряд счетчика также стробирует распределитель 8 1 импульсов, на выходе которого формируются задержанные относительно нулевой фазы поля на требуемые для ДИМ значения импульсы ввода, репликации, выводы, генерации, конца операции, а также основной и задержанный строб-импульсы на выходах 88 и 89, поступающие на блок 4 преобразования кодов, При этом в ре- ,жиме записи данных строб-импульсы задержанного чтения и генерации совпадают во времени, Импульс конца операции, формируемый в последнем субцикле, сбрасывает триггер 85 страничной синхронизации, но сигналы управления полем продвижения продолжают формироваться блоком 75 формирования поля до снятия кода операции в регист ре 8 управления.При многостраничном обмене триггер 85 в дальнейшем периодически переключается в состояние "1" сигналами запуска от программируемого счетчика 78, соответствующими следующим логическим страницам ДИМ (например, для ДИМ с емкостью 256 Кбит - через каждые 512 периодов поля). Запись в регистр 8 управления кода, соответствующего снятию операции, приводит к корректному останову (выключению) поля блоком 75 формирования поля, Выключение поля во время выполнения операции можно предотвратить программно путем считывания микропроцессорным блоком 1 состояния триггера 85 страничной синхронизации. Выполнение операции чтения карты дефектных регистров отличается от чтения данных из ДИМ тем, что блокируются управляющие импульсы функциональных узлов и катушек ДИМ на выходе распределителя 81. Для этой цели используется управляющий сигнал на входе 107 (см. Фиг. 5) режима чтения карты дефектных регистров с выхода регистра 8 управления, который поступает на адресные входы блока 83 памяти субциклов и входы распределителя 8 1, а также на блок 6 преобразования кодов, коммутируя на его вход синхронизации строб-импульсы чтения данных, а на вход данных - сигналы карты дефектных регистров ДИМ с группы входов 31 (см. Фиг. 1).При чтении информации из ДИМ сигнал режима чтения на входе 103 (см. фиг. 5) блокирует регистр 91 и запрещает параллельную запись данных в регистр 90. Сигнал начала страницы на входе 106 до начала физическогосчитывания из ДИМ заносит в счетчик 93 число М, соответствующее М .битам в передаваемом слове, и устанавливает в активное состояние триггер95 запроса прямого доступ", формирующий сигнал запроса прямого доступа на выходе 104, Контроллер 11 ПДП захватывает внутреннюю шину 12 устройства и формирует строб-импульсчтения порта и сигнал подтвержденияпрямого доступа, причем последний сбрасывает триггер 95 запроса по входу 105. Синхроимпульсы чтения данных в фазе, соответствующей прохождению доменов через .детекторы ДИМ, через вентиль.98, стробируемый данными карты дефектньм регистров выбранной ДИ 1, поступают на счетный вход счетчика 93 и вход синхронизации регистра 90, записывая в него очередной действительный (незамаскированный) бит данных из ДИМ, соответствующий сигналу данных на группе входов- выходов 32. Запись последнего в сло ве бита данных вызывает появление на выходе счетчика 93 бит импульса переноса, который устанавливает втриггер 94 и отпирает входы буферного регистра 92. Этот же сигнал черезвентиль 97 устанавливает триггер 95 запроса ПДП, перезаписывает в счетчик 93 код числа 8 и отпирает выходы регистра 90. Длительность этого сигнала определяется фазой строб-импуль