Устройство передачи асинхронной информации

,1 Н 04 АНИЕ ИЗОБРЕТЕ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР Р 1072278, кл Н 04 1 3/00, 1982.Авторское свидетельство СССР Ф 1053307, кл. Н 04 д 3/00, .1981. (54) УСТРОЙСТВО ПЕРЕДАЧИ АСИНХРОННОЙ ИНФОРМАЦИИ(57) Изобретение относится к технике связи и позволяет расширить функциональные возможности устр-ва путем обеспечения передачи асинхронной инФормации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи. Устр-во содержит блоки памяти (БП) 1,2, блок 3 запуска и управления, коммутатор 4, счетчик 5 адресов записи, счетчик 6 адресов считывания, блок промежуточной памяти (БПП) 7, блок 8 сравнения, делитель 9 частоты, инвертор 10 и элемент И 1. Перед началом работы в БПН 7 заносится начальный код, равный половине обьема БП 1,2, Блок 3 вырабатывает сигнал разрешения выбора БП на запись и сигнал запрета коммутации БП. БП 2 работают попеременно в противоФазе в режиме записи и считывания инФормации. Коммутация БП 1,2 происходит при достижении кодом счетчика б . кода, хранящегося в БПП 7. При этом срабатывает блок 8 сравнения. В случае незанятости БП, работающего на запись, код счетчика 5 заносится в БПП , а затем счетчики 5,6 обнуляются, В случае занятос-ти БП, работающего на запись, происходит коммутация БП 1,2, При этом в БПП 7 запоминается последний адрес д"ф записи. Коммутация БП разрешается только в те моменты, когда БП, работающий на запись, свободен, т.е, находится в режиме хранения. 3 ил.О 5 20 25 30 35 40 5 50 55 Изобретение относится к техникесвязи и может быть использовано ваппаратуре передачи данных на эталонной тактовой частоте при ограниченном времени сеанса связи,Целью изобретения является расширение функциональных возможностейпутем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частотыпри ограниченном времени сеансасвязиНа Фиг. приведена структурнаяэлектрическая схема устройства передачи асинхронной информации;,нафиг,2 - вариант реализации блока за-.пуска и управления; на фиг,З - временные диаграммы, поясняющие работуустройства,Устройство передачи асинхроннойинформации содержит блок 1 памяти,дополнительный блок 2 памяти, блок 3запуска и управления, коммутатор 4,счетчик 5 адресов записи, счетчик 6адресов считывания, блок 7 промежуточной памяти, блок 8 сравнения, делитель 9 частоты, инвертор 10 и элемент И 11, причем в состав блока 3запуска и управления входят Формирователи 12 и 13 сигналов выбора блоков памяти записи и считывания соотвественно, формирователь 14 сигналасброса, формирователь 15 сигнала записи, блок 16 привязки начала работы,формирователь 17 сигнала записи начального кода и формирователь 18 сигнала запрета накоммутацию,Устройство передачи асинхроннойинформации работает следующим образом.Перед началом сеанса связи навход блока 3 запуска и управленияпоступает сигнал "Начало работы",под действием которого Формируетсясигнал сброса счетчиков 5 и 6(Фиг.Зк) и сигнал записи начальногокода( фиг.Зи) в блок 7 промежуточнойпамяти. Значение начального кодаустанавливается равным половинеобъема одного из блоков памяти, приэтом построение обоих блоков 1 и 2памяти идентично,Тактовая частота записи Г(фиг.За) информации поступает навход счетчика 5 и на вход блока 3запуска и управления, который вырабатывает сигнал разрешения выбора блока памяти на запись (Фиг,Зг) и сигнал запрета коммутации (фиг.Зв) блоковпамяти.Тактовая частота считывания Г(фиг.Зд) информации поступает на входсчетчика 6 и на вход блока 3 запуска и управления, который в ответ на этот сигнал формирует сигнал выбора блока памяти на считывание (фиг,Зе),Сигналы выбора блоков памяти записи и считывания поступают через коммутатор 4 на выходы выбора блоков памяти, каждый из которыхпопеременно работает в режиме записи и считывания информации, при этомработа блоков 1 и 2 памяти осуществляется в противофазе. Коммутацияблоков 1 и 2 памяти происходит придостижении кодом на выходе счетчика6 адресов считывания кода числа "и"(фиг,Зж), хранящегося в блоке 7 промежуточной памяти, При этом происходит срабатывание блока 8 сравнения,В случае незанятости блока 1 (2),памяти, работающего на запись информации, сигнал с выхода блока 8 сравнения (фиг.Зз) проходит через элемент И 11 и поступает на вход блока3 запуска и управления, а также насчетный вход делителя 9 частоты, Вответ на этот сигнал блок 3 запускаи управления вырабатывает сигнал переписи кода счетчика 5 числа "м" вблок 7 промежуточной памяти и следующий за ним сигнал сброса (фиг,Зк)счетчиков 5 и 6,В случае занятости блока 1 (2) памяти, работающего на запись информации, прохождение сигнала с выхода блока 8 сравнения (фиг,Зз) происходит только после освобождения (перехода в режим хранения информации) блока 1 (2) памяти (фиг, Зл). При этом на втором входе элемента И 11 появляется разрешающий сигнал и делитель 9 частоты меняет свое состояние, Сигнал с выхода делителя 9 частоты поступает на управляющий вход коммутатора 4 и на вход управления режимом работы дополнительного блока 2 памяти, а через инвертор 10 - на вход управления блоком 1 памяти, Проходит коммутация блоков 1 и 2 памяти таким образом, что блок памяти, работающий на запись, начинает работать на считывание, и наоборот, блок памяти, работавший на считывание, начинает работать на запись информации.35 з 139628Первоначальный цикл записи информации длится до момента появления навыходе счетчика 6 начального кода,записанного н блок 7 промежуточнойпамяти. За это время блок 1 (2) па 5мяти, работающий на запись, будетзаполнен приблизительно наполовину.Отличие реально записанного объемаинформации от объема половины блокапамяти составит несколько бит в сторону больше или меньше, - в зависимости от величины и знака расхождениячастот записи и считывания. Послеокончания первого цикла записи информации происходит запоминание в блоке7 промежуточной памяти последнегоадреса записи и коммутация блоков1 и 2 памяти, после чего начинаетсявторой цикл, при этом устройство на-.чинает одновременно с записью поступающей информации выдавать информацию, записанную во время первогоцикла. Считывание информации во время второго цикла осуществляется до 25момента появления на выходе счетчика 6 адреса, по которому был записанпоследний бит информации во времяпервого цикла. Этот адрес хранится вблоке 7 промежуточной памяти. Послеокончания считывания происходит коммутация блоков 1 и 2 памяти по аналогии с первым циклом,С целью устранения импульсных помех и неоднозначности адресов прикоммутации блоков 1 и 2 памяти устройство построено таким образом,чтокоммутация разрешается только в моменты, когда блок памяти, работающийв режиме записи, свободен, т,е. на Оходится в режиме хранения, Возможность такого построения реализованаза счет формирования сигнала запретана коммутацию (фиг,Зв), перекрывающего во времени сигнал выбора блока памяти записи (фиг.Зг) и привязанногозадним фронтом к окончанию адреса записи (фиг.Зб). Сигнал выбора блокапамяти (фиг.Зе) на считывание привязан по времени к адресу считывания(фиг,Зж) и находится в конце адресасчитывания. Такое формирование необходимо для того, чтобы в случае попадания фронта сигнала с выхода блока8 сравнения в зону запрета коммутации (фиг.Зм, момент времени с) выбор блоков 1 и 2 памяти на считывание произошел после записи информации в блок 7 промежуточной памяти 74(фиг,Зм момент времени Ст) и последующего сброса счетчиков 5 и 6 адресов записи и считывания (фиг, Зм, момент времени 1).Формула изобретенияУстройство передачи асинхронной информации, содержащее последовательно соединенные блок запуска и упранления, коммутатор и блок памяти, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения передачи асинхронной информации на частоте как большей, так и меньшей тактовой частоты при ограниченном времени сеанса связи, в него введены дополнительный блок памяти, счетчик адресов записи, счетчик адресов считывания, блок промежуточной памяти, блок сравнения, элемент И, инвертор и делитель частоты, причем выходы счетчика адресов записи соединены с первой группой входов коммутатора и информационными входами блока промежуточной памяти, выходы которого подключены к первой группе входов блока сравнения, выходы счетчика адресов считывания подключены к второй группе входов блока сравнения и через коммутатор - к адресным входам дополнительного блока памяти, вход выбора режима которого соединен через коммутатор с вторым выходом блока запуска и управления, выход записи начального кода и выход последнего адреса записи подключены к соответствующим входам блока промежуточной памяти, объединенные входы сброса счетчиков адресов записи и считывания соединены с соответствующим выходом блока запуска и управления, выход сигнала запрета которого подключен к первому входу элемента И, второй вход которого соединен с выходом блока сравнения, выход элемента И подключен к управляющему входу блока запуска и управления и счетному входу делителя частоты, выход которого соединен с управляющими входами коммутатора и дополнительного блока памяти непосредственно и через инвертор - с управляющим входом блока памяти, вход разрешения считывания которого соединен с соответствующим ныходом коммутатора, при этом вход счетчика адресов записи объединен свходом сигнала записи блока запуска и управления и является входом сигнала тактовой частоты записи, а вход счетчика адресов считывания объеди 5 нен с входом сигнала считывания блока запуска и управления и является входом сигнала тактовой частоты считывания, управляюший вход блока запуска и управления является входомсигнала "Начало работы устройства,информационные входы блока памяти идополнительного блока памяти объединены и являются информационным входомустройства, а объединенные выходыблока памяти и дополнительного блокапамяти являются выходом устройства.едактор М,Банд орректор Л.Пилипе аказ 2505 57 Тираж 660Государственноелам изобретенийосква, Ж, Ра Подписное играфическое предприятие, г. Ужгород, ул. Проектна роизводственно ВНИИПИ по 035, комитета СССРи открытийская наб д, 4