Устройство для контроля данных электронной вычислительной машины при прерываниях питания

СОЮЗ СОВЕТСКИХСОЦИДЛИСТИЧЕСКИХРЕСПУБЛИК ЗСЮ С 06 Р 2 ОПИОАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДАННЫХ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ ПРИПРЕРЫВАНИЯХ ПИТАНИЯ, содержащее оперативный запоминающий блок,блок основного питания,. блок резервного питания, ключевой элемент иконденсатор, причем первый и второйвходы ключевого элемента соединенысоответственно с первыми выходамипитания блоков основного и резервного питания, вторые выходы питаниякоторых соединены с шиной нулевогопотенциала, выход ключевого элемечтасоедийен с входом питания оперативного запоминающего блока и черезконденсатор - с шиной нулевого потенциа"ла, группа адресных входов оперативного запоминающего блока являетсягруппой адресных входов устройства,группа входов-выходов данных - группой входов-выходов данных устройства, группа управляющих входов-выходов оперативного запоминающего бло-ка и первый и второй выходы предупредительных сигналов блока основно.го питания образуют группу управляющих входов-выходов устройства, о т -л и ч а ю ш е е с я тем, что, с цельюповышения достоверности контроля сохранности информации, в устройство,.ЯО, 1129615 А введен блок контроля, содержащий дешифратор, элемент задержки, элементИЛИ-НЕ, два элемента НЕ, два элемента И, два регистра, группу элементовИ и две группы элементов ИСКЛЮЧАЮЩЕЕИЛИ, причем группа информационныхвходов дешифратора соединена с группой адресных входов устройства, ауправляющий вход - с шиной строба адреса устройства, выходы элементов Игруппы, информационные входы первого регистра и первая группа входовэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ первойгруппы подключены к группе входоввыходов данных устройства, первый,вход первого элемента И соединен сшиной режима устройства и через первый элемент НЕ - с первым входом вто"рого элемента И, выход элемента .ИЛИ-НЕ соединен с шиной строба данныхустройства и через второй элемент НЕс вторым входом первого элемента И,второй вход второго элемента И сое,динен с первым выходом дешифратора ис третьим входом первого элемента И,выход которого соединен с синхронизирующим входом первого регистра,группа выходов которого соединена спервыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входыкоторых соединены с группой выходоввторого регистра и с первыми входамиэлементов И группы, вторые входы которых соединены с вторым выходом дешифратора и через элемент задержки -с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с третьим выходом дешифратора и с входомсброса второго регистра, синхронизирующий вход которого соединен с выходом второго элемента И, группа( Тираж 698 ударственного комите изобретений и откр сква, Ж, Раушская Подпиа СССРьпий наб1129615информационных входов второго регист вторые входы которых соединены с выра соединена с выходами элементов ходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ .ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, второй группы, Изобретение относится к цифровойвычислительной технике и может бытьиспользовано всистемах, сохраняющих оперативную информацию при отключе,нии основного питания электронной 5 вычислительной машины (ЭВМ), являющейся "ядром" системы.Известно устройство для обеспечения сохранности и контроля данных ЭВМ содержащее блок питания, подклю О ченный к оперативному запоминающЕму устройству (ОЗУ) и через ключ - к процессору, соединенному с ОЗУ посредством группы однонаправленных и двунаправленных связей 1.15При включении питания процессор этого устройства сравнивает содержимое определенной (тестовой) зоны оперативной памяти с содержимым определенной зоны постоянного запоминаю 20 щего устройства ЭВМ, При положительных результатах сравнения предполагается, что информация в остальных зонах ОЗУ не исказилась в период Откхпочения питания процессора. Однако 25 зто предположение не дает полной гарантии сохранности данных. Кроме того, часть ОЗУ, тем большая, чем выше требуемая достоверность данных, тратится на хранение тестовой инфор- З 0 мации и не может быть использована потребителем.Наиболее близким по техническойсущности к предлагаемому является . устройство для обеспечения сохран- З 5 ности и контроля данных ЭВМ при прерываниях питания, содержащее ОЗУ, блок основного питания, блок резервного питания ключевой элемент, конденсатор, гейератор случайного чис ла, блок обработки и терминал, при- . чем входы ключевого элемента соединены с первым выходом блока основного питания и с первым полюсом блока реЗерВного питания Второй полюс кото 45 рого заземлен, выход ключевого элемента. соединен с входом питания ОЗУ и через конденсатор - с шиной земли,группа адресных входов ОЗУ являетсягруппой адресных входов устройства,группа входов-выходов данных ОЗУ является группой входов-выходов данных устройства, группа управляющихвходов-выходов ОЗУ - группой управляющих входов-выходов устройства,второй и третий выходы блока основного питания соединены с первым и вторым управляющими входами - выходамиустройства, четвертый выход блока основного питания является выходом ос -новного питания устройства, пятый выхоц блока основного питания зазем -лен, выход генератора случайного числа подключен к входу блока обработкивыход которого соединен с входом терминала, адРесные, информационные иуправляющие входы блока обработки соецинень 1 с соответствующими входамивыходами ОЗУ 2 ,Недостатком этого устройства являается низкая достоверность контроля,так как признаком сохранности данных является наличие в двух определенных ячейках ОЗУ кодов, взаимнодополняющих друг друга. Информация востальных ячейках не контролируется,Вследствие этого устройство позволяет установить лишь факт полной потери информации, например, при разряде резервной батареи питания ОЗУ.Цель изобретения - повышение достоверности контроля сохранности информации,Поставленная цель достигается тем,что в устройство, содержащее оперативный запоминающий блок, блок осионного питания, блок резервного питания, ключевой элемент и конденсатор, причеМ первый и второй входыключевого элемента соединены соответ-ственно с первыми выходами питанияблоков основного и резервного питания, вторые выходы питания которыхсоединены с шиной нулевого потенциала, выход ключевого элемента соединенс входом питания оперативного запо3 112961 минающего блока и через конденсатор - с шиной нулевого потенциала, группа адресных входов оперативного запоминающего блока является группой адресных входов устройства, группа входов- выходов данных - группой входов-выходов данных устройства, группа управляющих входов-выходов оперативного запоминающего блока и первый и вто- рой выходы предупредительных сигналов 1 О блока основного питания образуют группу управляющих входов-выходов устройства, введен блок контроля, содержащий дешифратор, элемент задержки, элемент ИЛИ-НЕ, два элемента НЕ, два элемента И, два регистра, группу элементов И и две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем группа информационных входов дешифратора соединена с группой адрес- ных входов устройства, а управляющий вход - с шиной строба адреса устройства, выходы элементов И группы, информационные входы первого регистра и первая группа входов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы подключены к группе входов в выход данных устройства, первый вход первого элемента И соединен с шиной режима устройства и через первый элемент НЕ с первым входом второго элемента И,30 выход элемента ИЛИ-НЕ соединен с шиной строба данных устройства и через второй элемент НЕ - с вторым входом первого элемента И, второй вход второ"го элемента И соединен с первым выхо дом дешифратора и с третьим входом первого элемента И, выход которого соединен с синхронизирующим входом первого регистра, группа выходов которого соединена с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, вторые входы которых соединены с группой выходов второго регист" ра и с первыми входами элементов И группы, вторые входы которых соеди нены с вторым выходом дешифратора и через элемент задержки - с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с третьим выходом. дешифратора и с входом сброса второго регистра, синхронизирующий вход которого соединен с выходом второго элемента И, группа информационных вхо. дов второго регистра соединена с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группЫ, вторые входы которых соединены с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы. 5 4На фиг, 1 приведена функциональная схема предлагаемого устройства,на фиг. 2 - функциональная схемаблока контроля, на фиг, 3 - структура адресных, информационных. и управляющих входов-выходов устройствана фиг. 4 - функциональная схема узла формирования предупреждающихсигналов; на фиг. 5 - временные диаграммы сигналов на входах и выходахблока питания при выключении и вклю-чении первичного питания на фиг, 6 -(а, б) - алгоритмы .работы ЭВМ, исполь"зующей предлагаемое устройство, привыключении (а) и включении (б) первичного питания,Устройство (фиг. 1) содержит оперативный запоминающий блок (ОЗУ) 1,Ьлок 2 основного питания, блок 3 ре 4зервного питания, ключевой элемент 4,который может состоять, например, издиодов 5 и 6, конденсатор.7, блок8 контроля и шины 9-13. Шины 9 и 10соединяют входы ключевого элемента4 с первыми выходами питания (например, выходами положительной поляр.ности) блоков 2 и 3 для питания ОЗУ1, шика 11 соединяет второй выход(выход отрицательной полярности) бло"ка 3 с шиной 13 нулевого потенциала.Шина 12 подключена к выходу ключевого элемента 4, входу питания ОЗУ. Нафиг. 1 показаны также шины 14 группы адресных входов устройства, шины15 группы входов-выходов данныхустройства, шины 16-18 группы управляющих входов-выходов устройства,шина 19 положительной полярности бло-.йа 2, предназначенные для питанияблока 8 устройства и всех других устройств системы, подключенных к шинам 14-18 и не показанных на фиг. 1,шина 20 отрицательной полярности бло"ка 2, а также шина 21 строба адреса,шина 22 режима обращения и шина 23строба данных которые входят в состав шин 16 группы управляющих входов-выходов устройства. Блок 2 соединен с шинами 24 первичного питания.Блок 8 контроля (фиг. 2) содержитдешиФратор 25, элемент 26 задержки,элемент ИЛИ-НЕ 27, элементы НЕ 28"и29, элементы И 30 и 31, регистры32 и 33, элементы И 34 группы, соеди"ненные шиной 35 с вторым выходом дешифратора 25, элементы ИСКЛЮЧАЮЩЕЕИЛИ 36 и 37 первой и второй групп.На фиг. 2 обозначены также шины 38первого выхода дешифратора 25, шина10 40 Шина 21 предназначена для передачи сигнала подтверждения истинности адреса, установленного процессором или каким-либо другим устройством на шинах 14. Шина 22 предназначена для передачи управляющего сигнала Запись-чтение", который задается извне и определяет один из двух возможных режимов обмена. Шина 23 предназначена для передачи ответного 0 сигнала, который говорит о выполнении предписанной операции. При чтении этот сигнал подтверждает истинность данных, установленных на шинах 15, а при записи уведомляет3процессор или другое устройство в15 ря в ячеику памяти или регистр. 39 выхода первого элемента И 30 и ши на 40 третьего выхода дешифратора 25.Структура адресных, информационных и управляющих входов-выходов устройства в развернутом виде показана 5 на фиг. 3.Шины 14 адресных входов устройства предназначены для передачи двоичных кодов, определяющих адреса ячеек памяти ОЗУ 1, а также адреса, на которые "настроен" дешифратор 25 блока 8, Линии группы 14 подключены к адресным входам блоков 1 и 8.Шина 15 входов в выход данных пред. назначена для передачи информационных 15 сигналов в ту или другую сторону в зависимости от конкретной ситуации, Зта группа может включать в себя,.например, 8 линий. Линии группы 15 подключены к информационным входам выходам блоков 1 и 8.Шина 16 управляющих входов-выхо - ров устройства содержит пять линий: 1 17, 18, 21, 22 и 23. Шина 17 предназначена для передачи сигнала преду-25 преждения об аварии питания от блока 2 питания в процессор или в любое другое устройство, "заинтересованное в спасении своего состояния в ОЗУ 1 для последующего его вос- З 0 становления после восстановления питания. Шина 18 предназначена для передачи сигнала Последнее предупреждение" об аварии питания от блока 2 питания ко всем "заинтересованным" устройствам,.которые расценивают его как сигнал общего сброса. Шина 18 подключена к управляющему входу раз- решения работы ОЗУ 1. На фиг. 4 показан фрагмент схемы блока 2 питания в части, которая обеспечивает формирование предупреждающих сигналов. Зтот формирователь содержит выпрямитель 41, фильтр 42, дискриминаторы 43 и 44 уровня и выходные каскады 45 и 46, Входы выпрямителя 41 подключены, к шинам 24 первичного питания, а его выход через фильтр 42 - к входам параллельно включенных дискриминаторов 43 и 44, Вход выходного каскада 45 соединен с выходом дискриминатора 43, а вход выходного каскада 46 - с выходом дискриминатора 44. Выходы выходных каскадов 45 и 46 подключены соответственно к шинам 18 и 17.Выходной каскад 45 (46) содержит р-и-р транзистор 47,п-р-п транзистор 48, базовый резистор 49 и нагрузочный резистор 50.База транзистора 47 является входом выходного каскада 45 (46), а его эмиттер, объединенный с коллектором транзистора 48 и через резистор 50 подключенный к шине 51 положитель - ного питания, - выходом выходного кас - када, Коллектор транзистора 47 соединен с базой транзистора 48 и через резистор 49 - с эмиттером транзистора 48 и с шиной 13 нулевого потенциала (земли) .На фиг. 5 показаны временные диаграммы сигналов на входах и выходах блока 2 питания, Эпюра 52 отображает процесс выключдчия и включения первичной питающей сети (например 220 В, 50 Гц), эпюра 53 - сигнал на выходе фильтра 42; эпюры 54 и 55 сигналы на шинах 17 и 18; эпюра 56 потенциал на шине 9 (19) вторичного питания (например, +98, +5 В).В момент времени То происходит выключение первичного питания (эпюра 52), В моменты времени Т и Т по 1тенциал на выходе фильтра 42 (эпюрг 53) уменьшается соответственно до порогов срабатывания дискриминаторов 43 и 44, в результате чего на шинах 17 и 18 (эпюры 54 и 55) последовательно формируются низкие потенциалы. В момент времени Т потенциал шины 9(19) выходит за допустимую нижнюю границу и к моменту Т 4 снижается практически до нулевого значения (эпюра 56) .В момент времени Т включается первичное питание, в момент Т вто11296ричное питание достигает нужногоуровня, после чего в моменты времениТ и Та срабатывают дискриминаторы43 н 44, а затем к моменту времениТ . потенциал на выходе фильтра 429достигает исходного значения. Выходные каскады 45 и 46 обеспечивают поддержание на шинах 18 и 17 низких потенциалов в период отсутствия первичного питания (Т 4 -Т) "нашего" устройства даже при попытке "чужого" устройства (питание которого осталосьвключенным) создать на этих шинахвысокие потенциалы. В этом случаетранзисторы 47 и 48 открываются и 15ток от чужого" источника стекаетчерез них на шину 13.На фиг. 6 показаны примеры укрупненных блок-схем алгоритмов работыЭВМ, использующей предлагаемоеустройство, при выключении (а) ивключении (б) первичного питания,При выключении первичного питания ЭВМ прекращает выполнение текущего задания и по сигналу прерыва- дния (отрицательный перепад потенциала на шине 17) переходит к программе "спасения" необходимой информации в ОЗУ 1 (см. указатель 57события и блок 58 на фиг. ба)После этого содержимое регистра 33 блока 8 программно переписывается, например, в 1023-ю ячейку ОЗУ 1 (блок59) и далее ЭВМ, встретив команду"Останов" (блок 60),. прекращает35работу, ожидая снятия вторичного питания,При включении питания (указатель61 события) производится вычислениеконтрольной суммы содержимого ОЗУ 1.и сравнение полученной суммы с эталонным значением, хранимым в однойиз ячеек (например, в ячейке 1023),этого же ОЗУ 1 (см, блок 62). При отсутствии искажений информации суммы должны совпасть, в противном слу 45чае требуется вмешательство оператора,перезагрузка или другие действия.Далее (блок 63) выполняется записьвычисленной контрольной суммы в регистр 33 и в 1023-ю ячейку ОЗУ 150После этого производится переход квыполнению рабочей программы,(блок 64),Устройство предназначено для обес ъ:Рпечения сохранности данйых в ОЗУ 1при обесточивании блока 2 основно-го питания с возможностью последую 15 8щей проверки сохранности данных привосстановлении основного питания.Работа устройства при обеспечениисохранности данных осуществляется сле"дующим образом.При исчезновении питающего напряжения на шинах 24 первичного питанияблок 2 в течение некоторого времени,например в течение времени, не меньшего 7 мс, поддерживает стабилизированные напряжения на шинах 9 и 19 засчет энергии, ранее накопленной наконденсаторах фильтра выпрямленногонапряжения,При исчезновении питающего напряжения на шинах 24 первичного питания блок 2, кроме того, формируетна шине 17 сигнал в виде низкого потенциала, который поступает в шины16. Этот сигнал поступает в процессор ЭВМ (точнее, в любое активноеустройство, заинтересованное в "спасении" своего состояния в ОЗУ 1) ипредупреждает его о том, что питаниеисчезает через несколько (в нашемпримере не менее чем через семь) ввллисекунд.Получив этот сигнал, процессорЭВМ переходит в режим прерыванй, прикотором выполнение текущего заданий,.прекращается и все параметры, необходимые для последующего возобнов-.ления выполнения этого задания, уп 1рятываются" в определенную зону ОЗУ 1.После этого управление передается вопределенную ячейку памяти, т.е. совеушается переход к прерывающей программе. Прерывающая программа в данном случае возможно продолжит подготовку к выключению вторичного пита;ния,Она может опросить состояние тай-мера и зафиксировать в определеннойячейке ОЗУ 1 время исчезновения напряжения (в часах, минутах и секундах), подать на управляемые обьектысигналы выключения и т.д. Эта программа должна завершиться командой"Останов" до истечения, например,6 мс от начала ее работы,Через некоторое время после ис=чезновения питающего напряжения нашинах 24 первичного питания, напри-.,мер через 6,5 мс, блок 2 формируетнизкийпотенциал на линии 18 которыйпоступает в шину 16 и является ""последним предупреждением" передуходом питающего напряжения на.ши-,нах 9 и 19 за допустимые границы(запас в нашем примере составляет 0,5 мс). К этому моменту времени ,все "заинтересованные" устройства "спасли" свою "жизненно важную" информацию в,соответствующих зонах ОЗУ 1 и находятся в состоянии "Останов", Сигнап с шины 18 поддерживает все устройства ЭВМ в сброшенном состоянии и закрывает ОЗУ 1 по входам, так что хаотические сочетания сигналов 10 на шинах 14, 15 и 16 после истечения 7 мс уже не смогут привести к ис кажениям содержимого ОЗУ 1, питание которого производится от блока 3 через диод 6. Конденсатор 7 сглаживает переходный процесс переключения ОЗУ 1 с основного питания на ре зервное. В режиме хранения питание ОЗУ 1 может осуществляться от источника со значительно более низким у 0 напряжением, чем номинальное напряжение питания в рабочем режиме (например, 4 В вместо 9 В).Обесточенное состояние блока 2 может длиться достаточно долго, напри мер 5 сут, если емкость резервного блока 3 питания обеспечивает поддержание приемлемого напряжения питания. Ток, потребляемый от блока 3 при исполь:совании в ОЗУ 1 статических КМОП БИС, составляет единицы миллиампер. Низкий потенциал на шине 18 обеспечивает при этом нечувствительность ОЗУ 1 к разного рода помехам, которые могут возникать на шинах 14, 15 и 16 в период спада, отсутствия и последующего нарастания напряжений питания на выходах блока 2. После подачи напряжения на шины 24 первичного питания блок 2 вы 40дает стабилизированные напряжения нашины 9 и 19, продолжая поддерживатьнизкие потенциалы на шинах 17 и 18в течение, например, 1 с. Затем эти. сигналы снимаются, что приводит к45разблокировке ОЗУ 1. Одновременно сэтим пускается процессор ЭВМ с фиксированного адреса (если активныхустройств несколько, то каждое изних пускается по. своей программе).Процессор извлекает из ОЗУ 1 всюранее "упрятанную" информацию и использует ее для возобновления выпол.нения задания, прерванного в связис выключением питания. При наличии .основного питания энергия от блока3 не потребляется, поскольку диод М закрыт,10Описанный механизм защиты ОЗУ 1 от разрушения информации при отключении основного питания не гарантирует однако, отсутствия ошибок, возникших, например, из-за помех, наведенных извне чрезмерного разряда блока 3, или.по другим причинам, Поэтому возникает задача проверки правильности данных в ОЗУ 1 после восстановления основного питающего напряжения. Такая проверка выполняется путем вычисления контрольной суммы всех кодов массива, хранившегося в ОЗУ 1, и сравнения полученнойсуммы сэталон. ным значением, которое хранится в одной из ячеек этого же ОЗУ, Эта процедура выполняется программным путем после включения основного питания и поэтому не требует специальных аппаратных средств. При обнаружении несовпадения контрольной суммы с эталонным значением в результате искажения информации (или при первоначальном включении питания) оператору ЭВМ может быть выдано соответствующее сообщение в виде, например, печатного текста. При совпадении контрольной суммы с эталоном программа оперирует с данными,.предполагая их достоверностьПоскольку время, отведенное на подготовку к выключению питания, недостаточно для вычисления эталонного значения контрольной суммы программным путем (это время в нашемпримере составляет 6,5 мс), блок 8 хранит текущее значение контрольной сум- мы и всяКий раз при изменении информации в ОЗУ 1 автоматически корректирует это значение.В дальнейшем для определенности ,предполагается, что контрольная сумма образуется путем поразрядного суммирования по модулю два всех кодов контролируемого массива, Пусть, например, контролируемая область ОЗУ 1 составляет 1024 8-разрядных ячеек, в которых записана следующая информация еНомер ячейки01234511 1129В ячейке к: 1023 ОЗУ 1 записан код, представляющий собой поразрядно сумму по модулю два кодов, располскенньк в ячейках 0-1022.Как уже отмечалось, при включении питания процессор ЭВМ программным путем вычисляет значение контрольной суммы и сравнивает ее с кодом, запи,санным в ячейке 1023. При первом включении устройства совпадения не будет (с большой вероятностью), поскольку "предыстория" отсутствует и информация в ОЗУ 1 имеет случайный харак.тер. Полученное в результате суммирования значение контрольной суммы в лю 15 бом случает.е.независимо от результата сравнения, заносится в регистр 33 блока 8. С целью экономии аппаратуры непо средственный. доступ с шин 15 в регистр 33 не предусмотрен, поэтому запись в регистр 33 выполняется в четыре этапа.1. Процессор ЭВМ записывает в 25 ячейку 1023 ОЗУ 1 нулевой код.2. Процессор ЭВМ считывает из ячейки 1023 ОЗУ 1 записанный у 4 Ьее нулевой код. При выполнении этой команды на шине 14 устанавливается30 код, соответствующий указанной ячейке ОЗУ 1. Истинность установленного на шине 14 адреса подтверждается нулевым сигналом на шине 21, который разрешает работу дешифратора 25. По следний реагирует на обращение к любой ячейке ОЗУ 1 выцачей единичного сигнала на шину .38. ОЗУ 1 в то же время опознает адрес на шине 14 и производит требуемую операцию выдачи 40 содержимого ячейки 1023 (нчлевого кода) в шины 15. Истинность установленных на шинах 15 данных подтверждается нулевым сигналом, поступающим из ОЗУ 1 на шину 23Элемент ИЛИ-НЕ 27 с "открытым коллектором" в данхождению ответного сигнала по шине ,23 из ОЗУ 1 в процессор. ЭВМ. Этот же сигнал "подслушивается" элементом НЕ 29, в результате чего на входах 50 элемента И 30 собираются три единичных сигнала (сигнал на шине 22 при чтении равен единице), Срабатывание элемента И 30 вызывает появление положительного фронта сигнала на. син хронизующем входе регистра 32, который принимает нулевой код с шин ,15. Таким образом, выполнение дан 615 12ной команды процессором сопровождает-,ся обнулением регистра 32.3. Процессор ЭВМ выполняет коман-ду записи информации в некоторую"не существующую" ячейку памяти. Адрес этой ячейки, выставленный на шинах 14 и сопровождаемый нулевымсигналом на шине 21, опознается дешифратором 25, в результате чего нашине 40 формируется сигнал логическойединицы. Этот сигнал сбрасывает регистр 33 Кроме того сигнал, пройдя через элемент ИЛИ-НЕ 27, выдаетсяпо шине 23 в процессор ЭВМ, оповещаяего о том, что адрес опознан и обмен закончен. Получив этот сигнал,процессор снимает нулевой сигнап сшины 21 и адресные сигналы с шин 14.Дешифратор 25, в свою очередь, снимает сигнал с шины 40, прекращаявоздействие на вход сброса регистра33 и снимая ответный сигнал с шины23. Таким образом, выполнение даннойкоманды приводит к обнулению регистра 33,4. Процессор ЭВМ выполняет командузаписи вычисленной ранее (и возможно не совпавшей с хранимым эталоном)контрольной суммы в ячейку В 103ОЗУ 1, Дешифратор 25 при обращении кОЗУ 1 формирует сигнап на шине 38. Вданном случае сигнал на шине 22 имеет нулевое значение, поэтому срабатывает элемент НЕ 28, элемент И 31и информация с выходов элементов ИСКПЮЧАКЩЕЕ ИЛИ 36 принимается в ре-; .:гистр 33 по переднему фронту сигналана сихронизирующем входе этого реги-.стра. Эта информация в точности со -ответствует той, которая установленана шинах 15, т.е, вычисленной контрольной сумме, поскольку на всех выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 37(до приема новой информации в регистр 33) сформирсваны логические ну-ли. Таким образом, в результате выполнения цепочки из четырех укаэанных команд, в регистр 33 занесеноправильное значение контрольной сум.мые В дальнейшем, по мере обновления содержимого ОЗУ 1, значение конт-. - рольной суммы в регистре 33 постоянно корректируется с тем, чтобы в критический момент (при получении предупреждения об аварии питания по шине 17) процессор после завершения всех необходимых процедур мог воспользо 13 11296 ваться этим значением и записать его в ячейку 1023 ОЗУ 1, Время между по- лучением предупреждающего сигнала и уходом напряжения основного питания за допустимые границы .недостаточно для вычисления контрольной суммы программным путем.Текущая коррекция значения контрольной суммы в регистре 33, производится следующим образом. 1 ОПрограмма для ЭВМ составляется так, что каждой записи в ячейку контролируемоГо массива предшествует чтение из этой ячейки. Это условие может быть. перенесено на уровень микропрограмм процессора (в этом случае указанное требование к программе снимается).При чтении информации из ОЗУ 1 (по описанному алгоритму) копия считанного процессором слова оказывается в регистре 32. На выходах элементов ИСКЛЮЧАКЩЕЕ ИЛИ 37 формируется новое промежуточное значение контрольной суммы, учитывающее тот, факт, что только что считанный из ОЗУ 1 код возможно будет уничтожен последующей записью нового кода. Другими словами, новое промежуточное значение контрольной суммы соответ 30 ствует массиву, в котором считанныи код заменен нулевым, если он тактовым не является. Далее при записи нового кода в ту же самую ячейку ОЗУ 1 по описанному алгоритму промежуточный код с выходом элементов ИСКЛЮЧАЮ- З 5 ЩЕЕ ИЛИ 37 складывается по модулю два с кодом, поступающим с шин 15. Это и есть окончательное значение новой контрольной суммы, которое записывается в регистр 33.Этот процесс повторяется при каждом обновлении содержимого ОЗУ 1.Рассмотрим пример, поясняющий процесс коррекции контрольной суммы в регистре 33, обратившись вновь к при веденному выше содеркимому ОЗУ 1.Предположим, что в ячейку У 3 вместо кода 00001111 будет записан код 11101100, Старое значение контрольной суммы, хранимое в регистре 33, равно 11011000. При считывании старого слова изячейки У 3 это же слово попадает врегистр 32, при этом в результате по"55разрядного суммирования по модулюдва с помощью элементов ИСКЛЮЧАЮЩЕЕИЛИ 37 содержимого регистров 32 и 3315 14 будет сформировано промежуточное значение контрольной суммы (К.С): 11011000 - старое значение К.С, в регистре 33; 00001111 - считанный код из ячейки У 2 ОЗУ 1, 11010111 - промежуточное значениеК.С.При записи нового слова в ячейку У 3 в регистр 33 будет занесено значение новой контрольной суммы:11010111 - промужеточное значениеК.С11101100 - новый код, записываемый в ячейку Р 2,00111011 - новое значение К,С. врегистре 33.Для того, чтобы убедиться в правильности полученной контрольной суммы, просуммируем поразрядно по модулю два новое содержимое ОЗУ 1 (без учета содержимого 1023-й ячейки)Номер ячейки Содержимое0 01011100 1 11100110 2 0110110 3 11101100 4 00000000 5 00000000102110221023 00000000000000000011101 Код в 1023-й ячейке ОЗУ 1 "устарел" после первого же изменения содержимого ОЗУ 1. Правильное значение К.Степерь поддерживается в регистре 33 и лишь при подготовке к аварии питания перепишется из него в эту ячейку,Считывание содержимого регистра 33 производится при обращении по адресу, который распознается дешифратором 25, что приводит к формированию единичного сигнала на его выходе 35. Этот сигнал открывает элементы И 34, которые транслируют информацию с выходов регистра 33: на шины 15. Ответный сигнал в шину 23 подтверждающий истийность выданных данных, выдается с необходимой для "успокоения" сигналов на шинах 15 задержкой на элементе 26 задержки. Получив этот сигнал, процессор принимает данные с шин 15 и снимает сигнал с шины 21, после чего снима-.15 1129 ет код адреса с шин 14. Дешифратор 25 закрывается и блок 8 переходит в исходное состояниеЗаметим, что вместо элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 37 и 36 могут быть использованы сумматоры с циклическим переносом, работающие соответственно в режиме вычитания и сложения,6 1.5 16что поэволяет обнаруживать ошибкивысокой кратности,Таким образом, предлагаемое устрой"ство обеспечивает повышение досто .верности контроля хранимой в ОЗУинформации и, следовательно, достоверность работы всей системы в условиях прерываний питания,