Устройство фазовой автоподстройки частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 115 Н 03 1 7/22 ЗОБРЕЕЛЬСТВУ Е следоваовые сиРэдио и ВТОПОДросвязи, иема дисм вводом быть иснного сотоков на ния - по О в ГОСУДАРСТВЕННОЕ ПАТЕНТНВЕДОМСТВО СССР(54) УСТРОЙСТВО ФАЗОВОЙ АСТРОЙКИ ЧАСТОТЫ(57) Изобретение относится к электа именно к системампередачи и пркретных сообщений с асинхронный выводом информации, и можетпользовано в устройствах асинхропряжения скоростей цифровых поприемной стороне. Цель изобрете ЬЦ. 1811020 А 1 вышение степени ослабления временных флюктуаций тактового сигнала путем выделения постоянной составляющей управляющего сигнала. Устройство содержит инвертор 1, элементы И 2, 3, временной детектор 4, делитель 5 частоты, цифроаналоговый преобразователь 6, сумматор 7, фильтр 8 нижних частот (ФНЧ), генератор 9 тактовых импульсов, инвертор 10, блок 11 динамической памяти, блок 12 контроля, коммутатор 13, ФНЧ 14, блок 15 управле-, ния, блок 16 формирования временных интервалов, накопитель 17, буферный регистр 18, аналого-цифровой преобразователь 19, Сущность изобретения заключается в выделении постоянной составляющей спектра ,управляющего сигнала и использовании его для управления генератором тактовых импульсов. 4 з.п. ф-лы, 10 ил.1811020 оРРектоР С, Юск эктор Г. Бельская Т КНТ СССР Госу роизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 Заказ 1453ВНИИП ставитель Г. Лерантовичхред М. Моргентал Тираж Подписное твенного комитета по изобретениям и открытиям 113035, Москва, Ж, Раущская наб 4/5Устройство относится к электросвязи, эименно к системам передачи и приема дискретных сообщений с асинхронным вводоми выводом информации, и может быть использовэо в устройствах асинхронного сопряжения скоростей цифровых потоков нэприемной стороне.Цель изобретения - повышение степениослабления временных флюктуаций тактового сигнала путем выделения постоянной со- "0ставляющей управляющего сигнала,На фиг,1 представлена структурнаяэлектрическая схема устройства фазовойавтоподстройки частоты; на фиг.2 - блокаконтроля; на фиг.3 - блока управления; нафиг.4 - блока формирования временных интервалов; на фиг.5 - накопителя; на фиг.б -блока динамической памяти; на фиг,7 - временные диаграммы работы устройства фазовой автоподстройки частоты в режиме 20поиска; на фиг,8 - временные диаграммыработы блока контроля в режиме поиска; нафиг;9 - временные диаграммы работы устройства фазовой автоподстройки в режимезахвата и в установившемся режиме; нафиг.10 - временные диаграммы работы блока контрОля в режиме захвата и в установившемся режиме,устройство фазовой эвтоподстройкичастоты содержит первый инвертор 1, первый и второй элементы И 2, 3, временнойдетектор 4, делитель 5 частоты, цифроаналоговый преобразователь(ЦАП) б, сумматор7, первый фильтр 8 нижних частот (ФНЧ),генератор 9 тактовых импульсов, второй инвертор 10, блок 11 динамической памяти,блок 12 контроля, коммутатор 13, второйФНЧ 14, блок 15 управления, блок 16формирования временных интервалов,накопитель 17, буферный регистр 18, аналого-цифровой преобразователь (АЦП) 19;блок 12 контроля содержит первый, второй и третий компараторы 20-22, первый,второй и третий источники 23-25 опорногонапряжения, первую и вторую дифференцирующие цепи 26, 27, выпрямитель 28, элемент ИЛИ 29, элемент ЗАПРЕТ 30; блок 15управления содержит элемент ИЛИ 31, коммутатор 32, ВЯ-триггер 33; блок 12 формирования временных интервалов содержит 50первый, второй, третий и четвертый ждущиемультивибраторы 34-37; накопитель 17 содержит первый и второй повторители 38, 39напряжения, резисторы 40-42, конденсатор43, резистор 44, конденсатор 45; блок 11 55динамической памяти содержит распределитель 46 записи, распределитель 47считывания., ячейки памяти 48-1-48-1,элемент И 49, элемент памяти 50, элемент ИЛИ 51 Устройство фазовой автоподстройки частоты работает следующим образом,Блок 12 контроля предназначен для обнаружения срыва автоматической подстройки частоты и формирования сигнала аварии и сигнала захвата,Сигнал пилообразной формы с размахом Оп со входа блока 12 поступает на прямой вход первого компаратора 20 (фиг.8,Б); на инверсном его входе установлено опорное напряжение Ооп 1, значение которого определяется одним из условий: Оз вах Иоп 1 Ор пах или Оз пппОоп 1 Ор ппп, где Ор щах и Ор пп - максимальное и минимальное значения входного сигнала, отвечающие границам полосы захвата устройства; Ор пах и Ор ви максимальное и минимальное значения входного сигнала в установившемся режиме.Рассмотрим работу блока 12 при Ооп 1, устайовленном по второму условию. При ус- таНОВКЕ Ооп 1 ПО ПЕРВОМУ УСЛОВИЮ бЛОК 12 работает аналогичным образом,На выходе компаратора 20 формируются импульсы прямоугольной формы (Б 1), которые дифференцируются второй дифференцирующей цепью 27 и поступают на вход выпрямителя 28, Выпрямитель 28,имульсы положительной полярности пропускает неизменными, а импульсы отрицательной полярности преобразует в импульсы положительной полярности (фиг.8 БЗ), Импульсы с выхода выпрямителя 28 поступают на первый вход элемента ЗАПРЕТ 30.Входной сигнал дифференцируется дифференцирующей цепью 26 и поступает на прямой вход второго и инверсный вход третьего компараторов 21, 22, на другие входы которых поступают опорные напряжения Ооп 2, Оопз(фиг,8 Б 4),На выходе третьего компаратора 22 формируются прямоугольные импульсы (фиг.8 Бб) и через элемент ИЛИ 29 поступают на второй вход элемента ЗАПРЕТ 30 и нэ второй выход блока 12 (фиг,8 В - сигнал аварии), На выход элемента ЗАПРЕТ 30 проходят только те импульсы, поступающие на его первый вход, которые не совпадают с импульсами на втором входе(фиг,8 ГЗ - сигнал захвата),Работа блока 12 контроля при наличии на входе пилообразного сигнала со спадающей пологой частью. показана на фиг.8 пунктирными линиями., Из временных диаграмм видно, что работа блока не отличается от описанной выше,При смене на входе блока сигнала пилообразной формы с размахом Оп на сигнал пилообразной формы с размахом Оу прекращается формирование импульсов во всех20 30 40 тельных вставок 5055 характерных точках(фиг,10), Не выходе пер.вого комператорв 20 устанавливается потенциал лог."1" (фиг,10 Б 1), в нв выходепервой дифференцирующей цепи проходятимпульсы с амплитудами, не достигающимипороговых значений (фиг,10 Б 4),Работа блока 12 при наличии на входепилообразного сигнале размахом цу со спадающей пологой частью показана на фиг,10пунктирными линиями. Иэ временных диаграмм видно, что отличие состоит только вколичестве импульсов, формируемых блоком после смены сигнала на входе блока,что не имеет существенного значения дляработы устройства.Блок 15 управления предназначен дляформирования управляющих импульсов иработает следующим образом.На вход положительного стаффинга,вход отрицательного стаффинга и вход запрета блока 15 поступают импульсы положительного стаффинга, отрицательногостаффинга и сигнала захвата соответственно. Названные импульсы объединяются элементом ИЛИ 31 и поступают на В-вход. ВЗ-триггера 33, который устанавливается всостояние лог. "0", открывая коммутатор 32по второму входу и закрывая по первому ишестому входам. При этом на выход блока15 проходят импульсы с его входов полохительного и отрицательного стаффинга и входа запрета,Импульсы сигнала аварии, поступающие на информационный вход блока 15, устанавливают ВЯ-триггер 33 в состояниелог."1", и открывая коммутатор 32 по первому и шестому входам и закрывая его повторому входу. При этом на выход блока 15проходят импульсы с его информационногои управляющего входов,Блок 16 формирования временных интервалов, предназначенный для формирования импульсов заданной длительности ис заданными временными сдвигами, работает следующим образом.Первый ждущий мультивибратор 34 запускается положительным фронтом импульса, поступившего на вход блока 16, и. формирует импульс заданной длительности. Задним фронтом этого импульса запускается второй ждущий мультивибратор35 и формирует импульс, задним фронтом которого запускается третий ждущиймультивибратор 36. Этот мультивибраторформирует импульс, равный по длительности импульсу, формируемому первым ждущим мультивибратором 34, а временнойсдвиг между ними определяется длительностью импульса, формируемого вторым ждущим мультивибратором 35, Четвертый ждущий мультивибрвтор 37 запускается зв. дним фронтом импульса, сформированного третьим ждущим мультивибретором 36, и формирует импульс, Таким обрезом, в ответ нв каждый входной импульс блок 16 форми. рует на своих выходах по одному импульсу определенной длительности и с определенными временными сдвигами.Накопитель 17 предназначен для накопления зерядов, поступающих нв его входы, и формирования управляющего сигнала и работает следующим образом,На входы накопителяф 17 поступают импульсы заданной длительности с переменной амплитудой и с заданным времен-, ным сдвигом. Под действием упомянугыхимпульсов заряжаются конденсаторы 43 и 45 накопительных ВС-цепей, В 42, С 43 и В 44, С 45, Постоянная времени накопительных ВС-цепей выбрана такой, чтобы за время импульса соответствующий конденсатор успел зарядиться до амплитудного значения импульса. Напряжение с конденсаторов 43, 45 через соответствующие повторители 25 напряжения 38, 39 поступают на делительнапряжения, состоящий из резисторов 40 и 41; На выходе делителя формируется потенциал, равный среднему арифметическомузначению напряжений, поступающих на еговходы. Блок 11 динамической памяти предназначен для переноса информационногосигнала с тактовой частоты записи 1 з на тактовую частоту считывания 1 сч путем иск 35,лючения из него в процессе записи и считывания имеющихся в нем положительных и отрицательных вставок,Блок 11 динамической памяти работает следующим образом.На вход распределителя 46 записи поступает последовательность тактовых импульсов. записи (тз), Из этой последовательности, исключены импульсы, соответствующие (совпадающие по времени) импульсам положиВ любом тактовом интервале формируется импульс только на одном из выходов распределителя 46 записи. В следующем тактовом интервале импульс формируется на следующем выходе и т.д. до последнего выхода. В следующем тактовом интервале импульс формируется на первом выходе, и этот процесс повторяется, Во время паузы в.последовательности входных тактовых импульсов импульс, сформированный на одном из выходов, на следующий выход не продвигается. Дальнейшее продвижение импульса по выходам начинается после окончания паузы, 1811020Аналогичным образом работает распределитель 47 считывания, так как на его входпоступает тактовая последовательность, изкоторой исключены импульсы, соответствующие (совпадающие по времени) отрицаТельным вставкам.Импульсы, формируемые распределителем 46 записи, используются для управления процессом записи цифрового сигнала вячейки памяти, который поступает на первые (информационные) входы элементов 50памяти всех ячеек 48 памяти. Запись символов цифрового сигнала в ячейки 48 памятиосуществляется в том же порядке, как и формирование импульсов на выходах распределителя 46 записи. Символы, совпадающие спаузами в тактовой последовательности записи, в ячейки памяти не записываются.С выхода элемента памяти 50 символцифрового сигнала поступает на вход элемента И 49; при поступлении на его второйвход импульса считывания названный символ проходит на его выход, т,е. на выходсоответствующей ячейки 48 памяти.Считывание символов цифрового сигнала из ячеек 48 памяти осуществляется в томже порядке, как и формирование импульсовна выходах распределителя 47 считывания.При наличии паузы в тактовой последовательности считывания приостанавливаетсяпродвижение импульса по распределителюсчитывания, а на выходе блока 11 динамической памяти сохраняется предыдущийсимвол информационного сигнала.Считываемые символы цифрового сигнала объединяются с помощью элементаИЛИ 51 и поступают на выход блока 11 динамической памяти.Коммутатор 13 предназначен для подключения входного. аналогового сигнала кпервому или второму выходам,У коммутатора 13 первый вход являетсясигнальным, второй и третий входы - управляющими входами, а первый и второй выходы - сигнальными выходами коммутатора,Под действием управляющего сигнала,поступающего на второй вход, коммутаторподключает входной сигнал к первому выходу, а под действием управляющего сигнала,поступающего на третий вход, - к второмувыходу.Временной детектор 4 предназначендля формирования импульсов, равных подлительности временному сдвигу междувходными импульсами., Импульсом, поступающим на Я-вход,триггер устанавливается в состояниелог."1", поступающим на В-вход - в состояние лог."О". Отсюда ясночто на выходетриггера формируются импульсы с длительностью, равной временному сдвигу входных импульсов.Буферный регистр 18 предназначен дляхранения числа от одного управляющего им пульса до следующего,С помощью импульса, поступающего на(а+1)-й вход регистра 18, осуществляется запись числа, присутствующего на его т входах. Записанное число хранится в реги стре до следующего импульса на (а+1)-мвходе, которым записывается следующее число и хранится до следующего импульса и таад, Отсюда ясно, что на выходах регистра 18 число меняет свое значение только в мо менты записи..Делитель 5 частоты предназначен дляделения тактовой частоты считывания до значения, допустимого для аналого-цифрового преобразователя 19.20 Делитель 5 частоты представляет собойи-разрядный счетчик импульсов, где п оп- ределяетСЯ из условия 2 з/Теах дцп, где Ьах Ацп - максимально допустимая тактовая частота аналого-цифрового преобразо вателя. Делитель 5 частоты осуществляетделение входной тактовой частоты на 2".Устройство фазовойавтоподстройки частоты работает при условии равенства номинальных значений тактовых частот 30 записи и считывания. Последовательностьтактовых импульсов записи поступает на второй вход первого элемента И 2, на первый вход которого поступают импульсы положительных вставок, Импульсы вставок 35 имеют длительность один тактовый интервал. Тактовые импульсы, совпадающие по времени с импульсами вставок, на выход элемента И 2 не проходят, Таким путем образуются паузы в последовательности так товых импульсов записи, При этом навторой вход блока 11 динамической памяти поступает последовательность тактовых импульсов записи, содержащая только импульсы, совпадающие по времени с теми 45 символами цифрового сигнала, которые необходимо перенести на частоту считывания (например, с информационными символами, символами синхросигнала и т.д,), а импульсы, совпадающие с исключаемыми 50 символами цифрового сигнала (с символамиположительных вставок), из тактовой последовательности исключены, т.е. образуется пауза.На первый вход блока 11 динамической 55 памяти поступает информационный сигнал.Последовательность тактовых импульсов считывания с выхода генератора тактовых импульсовпоступает на второй вход второго элемента И 3, на первый вход которого поступают импульсы отрицательныхвставок, имеющих длительность один тактовый интервал. Тактовые импульсы, совпадающие по времени с импульсами вставок, навход элемента И 3 не проходят. Таким путемобразуется пауза в последовательности импульсов считывания. Эта последовательность поступает на третий вход блока 11динамической памяти,Так как последовательности тактовыхИмпульсов записи и считывания не синхронизированы, то они имеют отличие по частоте в пределах заданного допуска. Приэтом временной интервал между моментами записи и считывания изменяется послекаждого считывания на величину Ь 1=Тз-Тсч,1где Тз=1 / 1 з Тсч=1 / счРассмотрим работу устройства с момента включения, т.е. с режима поиска синхрон изма.8 этом режиме временной интервалмежду моментами записи и считывания, изменяется по линейному закону в пределахот 0 доТсч, где- количество ячеек памятив блоке 11 динамической памяти. В тех жепределах изменяется длительность импульсов на выходе временного детектора 4, аусредненное значение напряжения изменяется от 0 до амплитудного значения этихимпульсов Оип, где Оимп (амплитуда им-пульсов на выходе временного детектора 4)спадает до нуля и снова нарастает и т,д., т.е,изменяется по пилообразному закону с периодом О 1 Ь-Ь (Фиг.7 А). Напряжение навыходе второго Фильтра 14 нижних частот изменяется также по пилообразному закону, с тем же периодом и размахомОп = Оимп (фиг.7 Б) и поступает на входыблока 12 контроля и коммутатора 13. Блок12 контроля формирует сигналы аварии(фиг.7 В) и захвата (фиг,7 В) и захвата (фиг,7ГЗ).На фиг,7 ГЗ сигнал захвата не показан,чтобы продемонстрировать режим поиска вполном обьеме; режим прерывания поискаи переход в режим захвата показаны нафиг.9.Сформированные блоком 15 управления управляющие импульсы (Д) поступаютна вход блока 16 формирования временныхинтервалов, который формирует управляющие импульсы для управления работойкоммутатора 13 (фиг.7 Е, Ж) и аналого-цифрового преобразователя 19 (фиг,7 3). Приналичии импульса (фиг,7 Е) коммутатор 13передает входной сигнал на первый выход(фиг.7 И), а при наличии импульса (фиг.7 Ж)- на второй выход (Фиг,7 К). В остальноевремя коммутатор 13 закрыт, Накопитель 17, формирует сигнал, равный по уровню сред нему арифметическому (Фиг,7 Л) амплитуд импульсов (фиг,7 И, К), Сигнал (фиг.7 Л) поступает на второй вход аналого-цифрового преобразователя 19, который под действи ем тактового сигнала, поступающего с делителя 5 частоты на третий вход, и управляющих импульсов (фиг.7 3), поступающих на первый вход, преобразует сигнал (фиг,7 Л) в цифровую форму (т-разрядное 10 число) (фиг.7 М). После окончания преобразования на (п 1+1)-м выходе аналого-цифрового преобразователя 19 Формируется импульс "Конец преобразования" (П), которым число записывается в буферный ре гистр 18 (Фиг.7 М) и поступает на входы .цифроаналогового преобразователя 6, Преобразователь 6 преобразует число в аналоговый сигнал (фиг,7 0), Полученный сигнал поступает на второй вход сумматора 7, а на 20 первый его вход поступает управляющийсигнал с выхода второго фильтра 14 нижних частот, Коэффициент суммирования по первому входу значительно меньше, чем по второму (К 1 К 2 = 1) и выбирается таким, 25 чтобы при наличии на первом входе сигналас размахом Оу на выходе управляющий сигнал изменялся на величину одного уровня квантования Ь О, Полученный сигнал с выхода сумматора 7 через первый фильтр 5 30 нижних частот поступает на вход.генератора тактовых импульсов, состоящего из последовательно соединенных усилителя постоянного тока, управляемого синусоидального генератора и компаратора, Сину,соидальный сигнал с выхода управляемогогенератора поступает на вход компаратора, который формирует прямоугольные импульсы той же частоты (гсч) - тактовые импульсы, Под действием управляющего сигнала гене ратор тактовых импульсов перестраиваетсяв сторону уменьшения расстройки.Импульс "Конец преобразования" (П)"через блок 15 управления поступает на вход блока 16 формирования временных интер валов и запускает его. С этого момента начинается следующий цикл работы блоков; блока 16 формирования временных интервалов, коммутатора 13, накопителя 17, аналого-цифрового преобразователя 19 и блока 50 15 управления, т,е. замыкается кольцо поиска (импульсы фиг.7 П, Д, 3). Длительность цикла в кольце поиска (период поиска Т) определяется временем задержки импульса (фиг,7 3) по отношению к импульсу (фиг.7 55 Д) ЬТф и временем преобразования в аналого-цифровом преобразователе Ь ТдцпххТп = ЬТф+ ЬТАцп. Причем ТпТТ гдеТ, - период согласования частот (период следования вставок). При этом обеспечива 1811020 125 10 15 20 25 ЗО 40 50 55 ется быстрая перестройка генератора такговых импульсов, что уменьшает время поиска.В режиме захвата при поступлении на вход положительного стаффинга или вход отрицательного стаффинга блока 15 управления импульса положительного или отрицательного стаффинга соответственно или на вход запрета импульса захвата (фиг,9 ГЗ) блок 15 управления переходит в режим захвата. При этом на выход блока проходит поступивший импульс, а кольцо поиска размыкается, Частота и фаза генератора тактовых импульсов подстраивается к установившимся значениям (фиг.9).При этом уменьшаются величины изменения: временного интервала между моментами записи и считывания в блоке 11 динамической памяти, длительности импульсов на выходе временного детектора 4 и усредненного значения напряжения этих импульсов до величины Оу. Прекращается формирование импульсов аварии и захвата блоком 12 контроля фиг.9 В, ГЗ), а управление осуществляется импульсами вставок фиг.9, Г 1, Г 2), В промежутках времени между импулсами вставок (фиг,9, Г 1, Г 2) управляющий сигнал остается неизменным. Значение управляющего сигнала изменяется только при поступлении вставки. В этом режиме подстройка генератора тактовых импульсов происходит медленнее, чем в режиме поиска, Временное положение (фаза) тактовых импульсовподстраивается к установившемуся значению. Далее значение управляющего сигнала остается неизменным, что исключает временные флюктуации тактовых импульсов, и наступает установившийся режим,Из изложенного выше видно, что управляющий сигнал имеетдискретные значения, а следовательно, и частота тактового генератора также имеет дискретные значения, что является причиной ухода временного положения тактовых импульсов от установившегося значения при сверхнизких частотах следования вставок. Для устранения этого недостатка используется сумматор 7, в котором рассматриваемый управляющий сигнал складывается с ослабленным управляющим сигналом, снимаемым с выхода второго фильтра 14 нижних частот. С помощью последнего осуществляется регулирование частоты генератора в промежутках между дискретными значениями.Так как управляющий сигнал на выходе второго фильтра 14 нижних частот имеет перемен ную составля ющую (пилообразную), то и в суммарном управляющем сигнале присутствует переменная составляющая,которая приводит к временным флюктуациям тактовых импульсов,При медленных изменениях фазы входного сигнала тактовой последовательности), обусловленной нестабильностью тактовых генераторов записи и считывания на передающей стороне системы связи, устройство осуществляет подстройку фазы генератора тактовых импульсов, как это описано в режиме захвата.Формула изобретения 1, Устройство фазовой автоподстройки частоты, содержащее первый инвертор, временной детектор, делитель частоты, цифроаналоговый преобразователь (ЦАП) и последовательно соединенные сумматор, первый фильтр нижних частот(ФНЧ) и генедатор тактовых импульсов, о т л и ч а ю щ ее с я тем, что, с целью повышения степени ослабления временных флюктуаций тактового сигнала путем выделения постоянной составляющей управляющего сигнала, введены буферный регистр, аналого-цифровой преобразователь (АЦП). накопитель, блокформирования временных интервалов, коммутатор, второй инвертор, первый и второй элементы И, блок контроля, блок управления, второй ФНЧ и блок динамической памяти, первый вход и первый выход которого являются соответственно информационным входом и информационным выходом устройства, при этом второй и третий выходы блока динамической памяти подключены соответственно к первому и второму входам временного детектора, выход которого через второй ФНЧ подключен к входу блока контроля, первому входу сумматора и первому входу коммутатора, первый и второй выходы которого подключены соответственно к первому и второму входам накопителя,причем первый вход блока управления является входом положительного стаффинга устройства и через первый инвертор подключен к первому входу первого элемента И, второй вход которого является тактовым входом устройства, а выход первого элемента Иподключен к второму входу блока динамической памяти, к третьему входу которого подключен выход второго элемента И, при этом второй вход блока управления является входом отрицательного стаффинга и через второй инвертор подключен к первому входу второго элемента И, к второму входу которого и входу делителя частоты подключен выход генератора тактовых импульсов, а первый и второй выходы блока контроля подключены соответственно к входу запрета, а информационному входу блока управления, выход которого подключен к входу блока формирования временных интервалов. первый, второй и третий выходы которого подключены соответственно к второму и третьему входам коммутатора и первому входу АЦП, к второму и третьему входам которого подключены выходы соответственно накопителя и делителя частоты, а в+1 выходов АЦП подключены к в+1 выходам буферного регистра, гп выходов которого подключены к гп входам ЦАП, выход которого подключен к второму входу сумматора причем (в+1)-й выход АЦП подключен к управляющему входу блока управления,2, Устройство по и. 1, от л и ч а ю щ е ес я тем, что блок контроля содержит первый, второй и третий источники опорных напряжений, первую и вторую дифференцирующие цепи, первый, второй и третий компараторы, элемент ИЛИ, выпрямитель и элемент ЗАПРЕТ, выход которого является первым выходом блока контроля, вторым выходом которого является выход элемента ИЛИ, подключенный к первому входу элемента ЗАПРЕТ, к второму входу которого подключен выход выпрямителя, при этом выходы первого и второго источников опорного напряжения подключены к инверсным входам соответственно первого и второго компараторов, выходы которых подключены соответственно к входу второй дифференцирующей цепи и первому входу элемента ИЛИ, к второму входу которого подключен выход третьего компаратора, к прямому входу которого подключен выход третьего источника опорного напряжения, причем к прямому входу второго компаратора и инверсному входу третьего компаратора подключен выход первой дифференцирующей цепи, вход которой соединен с прямым входом первого компаратора и является входом блока контроля, а выход второй дифференцирующей цепи подключен к входу выпрямителя,3, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок управления содержит элемент ИЛИ, ВЯ-триггер и коммутатор, выход которого является выходом блока управления, входом положительного стаффинга, 10 15 20 25 ЗО 35. ния, а также две накопительные цепи, каж 14045 входом отрицательного стаффинга и входом запрета которого являются соответственно первый, второй и третий входы элемента ИЛИ, выход которого подключен к второму входу коммутатора и Р-входу В 5-триггера, 5-вход которого соединен с первым входом коммутатора и является информационным входом блока управления, при этом прямой выход ЙЯ-триггера подключен к третьему и четвертому входам коммутатора, а инверсный выход ЯЯ-триггера - к пятому входу коммутатора, шестой вход которого является управляющим входом блока управления.4. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что блок формирования временных интервалов содержит последовательно соединенные по инверсным выходам первый, второй, третий и четвертый ждущие мультивибраторы, при этом прямые выходы первого, третьего и четвертого ждущего мультивибраторов являются соответственно первым, вторым и третьим выходами блока формирования временных интервалов, входом которого является вход первого ждущего мультивибратора.5. Устройство по и. 1, о т л и ч а ю щ е ес я тем, что накопитель содержит первый и второй повторители напряжения, делитель напряжения, состоящий из первого и второго резисторов, первые выводы которых объединены и являются выходом накопителя, а вторые выводы первого и второго резисторов соединены с выходами соответственно первого и второго повторителей напряжедая из которых состоит из резистора и конденсатора, первый вывод которого соединен с общей шиной, при этом первые выводы резисторов первой и второй накопительных цепей являются соответственно первым и вторым входами накопителя, при этом вторые выводы резисторов первой и второй накопительных цепей соединены с вторыми выводами конденсаторов соответствующей накопительной цепи и входами соответственно первого и второго повторителей напряжения.1811020 Ад гф КУ 7