Мажоритарное устройство обработки аналоговой информации

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 1)5 Н 05 К 10/О ОСУДАРСТВЕННЫЙ НОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ИЕ ИЗОБРЕТЕНИЯ ИДЕТЕЛЬСТВУ АВТОРСКО 57 И 4,92. Бю ислительной техникенено в автоматизиконтроля и упрпвлесьси процессами, верительных систеости. Цель изобрек пвтомптики может бытьрованцьгх синия техцоло и выч приме стемах гнческ сых из падеж Г 20Л.Я.КрпвИихплева орчагиц,ук и Т,Пицпормаццос мпх высокоГ псшцресси и зп сче сх сигнал е области применения т обработки группы ов. Выбор подключаевхода осуществляется чптеля. Иомент подого входа и порядок ции задаются управ 10 ил. тенияустройст СССР 982 Кф 2, етельство Г 11/16, 7 т 56 ацплоговь мого аналогового БРЛБ ИТЛРНОВ УСТРО 11 СТВОВО 11 ИНООРИЛЦ 1 сИитпрцое устройствоовой ицсюрмпции от с помощьюключеция ерек,с аналог инсзор оцессообработд ляюцим пр обрпботсосится 11 зобретецие относится к пвтоматике и вычислительной технике и может быть применено в автоматизированных системах контроля и управления технологическими процессами, информационных измерительных системах высокой надежности, системах числового програмссцого управления.Цель изобретения - рпсщирение области приселения устройства за счет обработки группы однотипных аналоговых сигцплов,На лиг. 1 представлена схема устройства; на Фиг. 2 - схема резервированного трехканального генераторп, на Лиг, 3 - схема блока мажоритарного выбора; на Лиг. 4 - схема блока мажоритарных интерфейсов, на Лиг. 5 - алгоритм работы устройства в базисе засылок данных (информация, адрес, команда), на Лиг. 6 - блок запоминающих элементов; на Ьиг.7 - схема коммутафиг. 8 - схема каналчстройства мажоритпрн йиг. 10 - временныес устройства мажоритп оцт орп; цп го выиаграмного роля избора, цамы работвыбора.На биг. 1 обозначены.коммутаторыМ1-1 - 1-9, переключатель 2, аналогоцифровые преобразователи (ЛЦП) 3-13-3, мажоритарные элементы 4-1 - 4-6,резервированный трехканальный генера- фтор 5, упрпвляющие процессоры 6-16-3, блок 7 мажоритарного выбора,блоки 8-1 - 8-3 запоминающих элементов, блоки 9-1 - 9-3 махсоритарцых ицтерсэейсов, нины 10-1 - 10-3 входов-цы- ,Вфходов в систему, аналоговые входы11 - 13, первая - третья магистрали"И- 11 обиена инсбориацией между процессорами 6, блоками запоминающихэлеиецтов и блоками 9 мажоритарныхинтерфейсов.3 173На иг. 2 обозначены первый - третий выходы 14-1 - 14-3, канальные генераторы 15-1 - 15-3, содержащиекварцевый резонатор 16, резистор 17обратной связи, ключевой усилительныйэлемент 10, первый и второй инверторы19 и 20 и развязывающие резисторы 21и 22, а также восстанавливающие органы23-1 - 23-3, содержащие выходные ключевые усилительные элементь 1 24 - 26и суммирующие резисторы 27 - 35.На сиг. 3 обозначены первый индикатор 36, первый - шестой 3-1 - 37-6входы-выходы, второй индикатор 38,мажоритарные элементы 39 и 40, коммутаторы 41 и 42, блок 43 выделениястроба, каналы 44-1 - 44-3 контроля,магоритарный элемент 45 и канальныеприемопередатчики 46 - 48.На иг. 4 обозначены элемент ИЛИ49, триггер 50 запроса прерывания,шины 51 второго выхода, вторые - четвертые входные шины 52 - 54, группы55 (первый вход, первый выход системы), первый групповой вход-выход 56,группы клапанов 57-59 соответственнопервого - третьего входов от ЛЦП,элемент 60 последовательного интерейса, регистр 61 вывода ЛЦП, регистр62 вывода в систему, регистр 63 ввода из системы, деширатор 64 командввода, дешифратор 65 команд вывода,первый элемент И 66, канальные приемники 67 адреса, канальные приемопередатчики 68 ингормацни и второй эле. мент И 69.На иг. 5 введены следующие обозначения для Ьункциональных узлов иусловных вершин граФ-схемы алгоритма;70 - переключатель н положенииОсновная часть технологического оборудования 1,71 - переключатель в положении"Запасная ветвь технологического оборудования72 - засыпка аналогового параметра в ЛЦП (3-1 - 3-3) через коммутаторы некоммутируемой части (1-1, 1-4и 1-7) и коммутаторы основной ветви(1-2, 1-5 и 1-8),73 - засыпка аналогового параметра в ЛЦП (3-1 - 3-3) через коммутаторы некоммутируемой части (1-1, 1-4 и .1-.7) и коммутаторы запасной ветви (1-3,1-Г и 1-9);74 - засылка из процессора (6-16-3) через устройство 7 мажоритарноговыбора сигналов, магистраль (М- И),блок мажоритарных интерфейсов (9- 1 5 10 15 О 25 30 3 40 45 50 55 9-3), маорцтарные элементы (4-14-3) команды "ЗапускЛЦП" и адресакоммутаторов,75 - засыпка результатов преобра-,зования первого ЛЦП 3-1 из первогорегистра блоков 9-1 - 9-3 мажоритарных интерейсов в процессоры 6-16-3 через магистрали И - 13 и блок 7мажоритарного выбора,76 - засылка результатов преобразования второго ЛЦП 3-2 из второгорегистра блоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-16-3 через магистрали 11 - И и устройство 7 маорптарного выбора,77 - засылка результатов преобразования третьего ЛЦП 3-3 из третьегорегистра блоков 9-1 - 9-3 мажоритарных интерейсов в процессоры 6-16-3 через магистрали И - 11 и устройство 7 мажоритарного выбора;70 - фильтрация по отсчету и предыстории, вычисление79 - засылка результатов фильтрации выборки ординат из процессров6-1 - 6-3 в блоки 8-1 - 8-3 запоминающих элементов через магистрали П -11 и устройство 7 мажоритарного выбора по прямому доступу,00 - имеется ли сигнал требованияпрерывания из системы,01 - засылка сигналов команды "Выдать в систему" и адреса параметрав бпоки 9-1 - 9-3 мажоритарных интерфейсов, засылка команды и адреса изблоков 9-1 - 9-3 мажоритарных интерфейсов в процессоры 6-1 - 6-3 черезмагистрали 11 - 1 и блок 7 мажоритарного выбора,82 - засылка величины параметра изблоков 0-1 - 8-3 запоминающих элементов через магистрали Н - Ив блоки9-1 - 9-3 мажоритарных интерейсов,засылка параметра из блоков 9-1 - 9-3мажоритарных интердейсов, в системучерез устройство 7 мажоритарного выбора и входы-выходы 14-1 - 14-3 всистему;83 - имеется ли сигнал конца передачи сообщения в систему;04 - имеется ли сигнал конца работы устройства.На Лиг, 6 приведен пример реализации блока запоминающего устройства,где обозначены двунаправленные шины85 входа-выхода, блок 86 сопряженияс шиной, регистр 07 режима, регистр80 данньс, регистр 09 адреса и накопитель 90 ОЗУ.1377Коммутатор (Фиг. 7) содержит дешифратор 91 адреса коммутатора и набор аналоговых ключей 92- 1 - 92-п.На Фиг. 8 обозначены коммутаторы93 - 95, инвертор 96, элемент ИЛИ 97,коммутатор 98 и элементы ИЛИ 99 и100, на фиг, 9 - первый элемент И101, первый элемент 102 задержки,второй элемент И 103, элемент ИЛИ104, второй элемент 105 задержки,третий элемент И 106, элемент ИПИ 107и триггеры 108 - 111.Перед началом работы аналоговыесигналы с датчиков выставлены и поступают ца входные шины 11 - 13. Переключатель 2 установлен в положение,которое указывает, с какой ветвьютехнологического оборудования работает вся система. В случае работы с основной ветвью на первом выходе переключателя 2 имеется потенциал логической единицы.Производится режим начальной установки по инициативе от системы. По 25сигналу начальной установки обнуляются 8-1 - 8-3 блоки запоминающих элементов и оперативная память процессоров 6-1 - 6-3, а также элементы па. мяти в блоках 9-1 - 9-3 мажоритарныхЗОинтерфейсов.После начальной установки устройство готово к работе по программе.Устройство работает следующим образом,Программа работы всего устройства 35синхронно разворачивается процессорами 6-1 - 6-3. Помцмо одновременностизапуска, синхронность работы процессоров обеспечивается работой резервированного трехканального генератора 5 еСинхронизация работы генераторовобеспечивается синхроцизующими связями через развязывающие резисторы21-1 - 21-3 и 22-1 - 22-3, Синхрони.зированные сигналы генераторов черезключевые усилительные элементы 18-118-3 подаются на восстанавливающиеорганы 23-1 - 23-3 с тремя выходами,являюцимися выходами резервированных 50трехканальных генераторов 14-114-3. Процессоры 6-1 - 6-3 синхронно пересылают для коммутаторов 1-1 - 1-9 адрес аналогового параметра и команду "Запуск АЦП". Адрес и команда передаются через устройство 7 мажоритарного выбора сигналов, магистрали 75ЬИ - И в блоки 9-1 - 9-3 мажоритарных интерфейсов.Блок 7 мажоритарного выбора(Фиг. 3) включает в свой состав первую - третью группы входных-выходныхшиц 37-1 - 37-3 для связи с активнымабонентом (процессорами), четвертую -шестую группы входных-выходных шин37-4 - 37-6 для связи с пассивным абонентом.(блоками интерфейса).ВИнициатором обмена являются активные абоненты. На них выставляется инФормация по шинам 37-1 - 37-3, в случае режима ввода в пассивные абонентына нинах строба сопровождения информации, подключенных к входу каналовконтроля, выставляется; единичный потенциал, который, пройдя ряд элементов канала, оказывается на его выходе. Сигналы стробов с трех каналовконтроля через элемент 40 поступаютв блок 43 выделения строба,На шинах режима, соединенных свходами мажоритарного элемента 39,выставлен нулевой потенциал. На выходе элемента 39 также присутствуетнулевой потенциал, который подготавливает коммутаторы 41 и 42 и ряд злементов каналов 44-1 - 44-3 контролядля переключения на выход информациис первых входов, канальные приемопередатчики 47-49 подготовлены для про"пуска информации со стороны входов всторону входа-выхода (шины 37-4 -37-6).Сигнал информации при исправностипроцессов 6-1 - 6-3 проходит черезкоммутаторы 93 всех каналов контроляна коммутаторы 94 по первому входу.С выхода коммутатора 94 информацияпоступает на третьи входы компаратора 98 и на первый вход коммутатора95 соответствующего канала контроля,на первые .и вторые входы соответствующих элементов ИЛИ 97 других кана"лов контроля, а также через входы 4собственного канала контроля приходятсигналы информации из других каналовконтроля.Сигналы стробов сопровождения информации, пройдя на вход мажоритарного элемента 40, с его выхода поступа-ют через блок 43 выделения строба на элемент И 101, Так как триггер 108 в исходном состоянии. имеет высокий потенциал на инверсном выходе, то сигнал с выхода элементов И 101 после задержки на элементе 102 задержки7173777 выставляет высокий потенциал на выхо-. де элемента 102, Триггер 108 остается в состоянии "0" в любом случае, т.е. если сигнал с элемента И 101 перекинет его в состояние "1", то после элемента ПЛИ 104, элемента 105 задержки и элемента ИЛИ 107 вновь установится состояние "0" в триггере108. ерез элемент 105 задержки формируется выходной синхронизирующий . сигнал в блоке 43, проходящий через коммутатор 42, сигнал управления на котором от элемента 39 позволяет про" пустить на выход входную инФормацию по первому входу.Сигналы информации при исправности .всех активных абонентов, приходящие на первые входы каналов 44 контроля, проходят через них, контролируя на наличие соответствующего строба из . блока 43 выделения строба, и выходят .по четвертому выходу каналов 44 контроля. После выхода из каналов контроля сигналы поступают на мажоритарный элемент 45 совместно с сигналами из других каналов. С выхода мажоритарного элемента 45 сигналы подаются на вход канальных приемопередатчиков 46 - 48 для передачи пассивным абонентам. В случае отсутствия какого 30 либо сигнала информации или .рассогла" сования во времени больше допустимого срабатывает индикатор 38, в случае попадания сигнала строба сопровожде" ния или сигнала режима срабатывает 35 индикатор 36.Через блоки мажоритарных интерфейсов передается адрес коммутатора и команда "Запуск АЦП". В блоке 9 мажоритарного интерфейса (Фиг. 4) ад рес попадает в канальные приемники 67 адреса, откуда, расшифровавшись, клапанирует элементы 68, 69 и 49, информация (адрес коммутатора; команда "Запуск ЛЦП") - в канальные приемопередатчики 68 информации, признак режима (команда "Вывод" по отношению к процессору) - в элемент И 49.Лдрес коммутатора и команда "Запуск ЛЦП" по шине 51 из блоков 9-1 - 50 9-3 мажоритарных интерфейсов поступают на мажоритарные схемы 4-1 - 4-3.С выхода мажоритарных элементов 4-1 - 4-3 адрес коммутатора поступает на коммутаторы 1-1 - 1-9, а команда - нз ЛЦП 3-1 - 3-3. Коммутаторы построены так, что принимают определенную группу разрядов адреса. Коммутаторы 1-2, 1-5 и 1-8 "откликаются" 58на свои адреса только тогда, когда переключатель 2 установлен в такое положение, при котором на его первом выходе установлен высокий потенциал, а коммутаторы 1-3, 1-6 и 1-9 - при высоком потенциале на втором выходе переключателя, т.е. в коммутаторах (Фиг. 7) стробируется дешифратор 91, Таким образом осуществляется анализ работы с основной или запасной ветвями технологического оборудования (условные вершины 70 и 71 алгоритма на фиг. 5).После получения адреса коммутатором, к которому подключен аналоговый датчик, опрашиваемый в данный момент, аналоговый сигнал с этого датчика получает возможность прохождения на АЦП 3-1 - 3-3 через соответствующие коммутаторы.После преобразования на ЛЦП 3-1 3-3 сигнал в цифровой Форме записывается одновременно в три блока 9-1 9-3 мажоритарных интерфейсов последовательно следующим образом.Из ЛЦП 3-1 информация заносится через клапаны 57 всех, блоков 9-1 .9-3 интерфецсов и через приемопередатчики 68 в процессоры 6-1 - б"3, из АЦП 3-2 информация заносится через клапаны 58 всех блоков 9-1 - 9-3 и через их приемопередатчики 68 в процессоры 6-1 " 6-3, из АЦП 3-3 информация заносится через клапаны 59 всех блоков 9-1 - 9-3 и через их приемопередатчики 68 в процессоры 6-1 - 6-3,ЛЦП 3-1 - 3-3 имеют в своем составе выходной регистр результата, поэтому результат преобразования вы-, ставляется через время Т после команды "Запуск ЛЦП" и стирает старое значение результата преобразования.Программа обработки информации в процессорах 6-1 - 6-3 построена таким образом, что она учитывает время преобразования информации на преобразователях 3, давая возможность достоверного интегрального измерения параметра, чтобы случайное кратковременное отклонение величины параметра ( всплеск" ) не было зафиксировано.Передача информации из АЦП происходит следующим образом.Процессоры 6-1 - 6-3 подают команду на ввод результата преобразования ЛЦП 3-1, которая поступает параллельно с адресом группы клапанов 57, Лдрес группы клапанов 57 с выхода дешифратора 64 открывает клапаны 57 иинформация с его выхода проходит через приемопередатчики 68, магистрали;И - И па блок 7 мажоритарного выбо-ра е5В режиме приема информации в активные абоненты (процессоры 6-1 - 6-3)от пассивных (блоки 9-1 - 9-3 мажоритарных интерфейсов) процессорысинхронно выставляют на шинах сигналы признака ввода, поступающие на мажоритарный элемент 39 блока 7 (фиг,3),По этим сигналам срабатывает мажоритарный элемент 39, который своим высоким единичным потенциалом подготавливает переключатели 46 - 48 по управляющим входам к переключению наприем информации с шин 37-4 - 37-6и передачу ее в каналы 44-1 - 44-3контроля цо входам 8, а также пере Оключает коммутаторы 41 и 42 для приема информации соответственно с второго ц первого их входов на выход.Временные диаграммы обменов черезблок 7 приведены па фиг, 10.25Ввод информации цз ЛЦП 3-2 и 3-3(Функциональные вершины 76 и 77 граФа) организуется аналогично, изменяются только адреса клапанных групп,они означают соответственно клапаны58 ц 59.ЗСПосле ввода информации из ЛЦП 3-3в процессорах 6-1 - 6-3 организуетсяпрограмма Фильтрации принятых сигналов по отсчету и предыстории (функциональплл вершина 78 граф-схемы алгоритма на Фиг. 5).Вычисленная величина параметра записывается в буферную память в томслучае, если нет сигналов требованияпрерываний (Р ТПР) из системы, посту Опающих в процессоры из системы черезблоки 9-1 - 9-3 мажоритарных интерФейсов с триггера 50 запроса прерываний,В зависимости от положения переключателя 2 параметр для коммутируемых параметров с основной и запаснойветвец технологического оборудованиязаписывается в ту илц иную зону памяти (второй выход переключателя является разрядом адреса блоков 8-1 - 8-3запоминающих элементов и может принимать значение логического нуля илиединицы.55После записи измерений в память иотсутствии сигнала конца работы устройства производятся измерения сле- дующего параметра. В случае запроса со стороны системы по инициативе оператора или по ипцццлтцве других устройств системы в устройство обработки аналоговой ипформациц через мажоритарные элементы 4-4 - 4-6 поступает команда с требованием передать в систему параметры по соответствующему адресу (условная вершина 80 в граф-схеме алгоритма па фиг. 5).Организуется засыпка сигналов команды "Выдать в систему" и адреса параметра через элементы 4-4 - 4-6 в блоки 9-1 - 9-3 мажоритарных интерфейсов (функциональная вершина 81). По этим сигналам под управлением процессоров 6-1 - 6-3 организуется передача через магистрали 11 - Ипараметров по адресу из блоков 8 запоминающих элементов в блоки 9 мажоритарных интерфейсов (Функциональная вершина 02).Передача информации заканчивается выставлением процессорами 6 сигнала Гонец передачи. После конца передачи процессор вновь возвращается к приему аналоговых величин от датчиков.Формула изобретенияИажоритарпое устройство обработки аналоговой информации, содержащее первый - третий управляющие процессоры, блок мажоритарного выбора, блок коммутаторов, первый - третий блоки мажоритарного интерфейса, первые группы инес)ормаццонных входов/выходов которых соединены с первой группой входов/выходов блока мажоритарного выбора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обработки группы однотипных аналоговых сигналов, в него введены первый - шестой мажоритарные элементы, первый - третий аналого-цисровые преобразователи, переключатель, первый в . третий блоки запоминающих элементов, резервированпыц трехканальный тактовый генератор, а блок коммутаторов содержит первый - девятый коммутаторы, причем выходы трехканальЖго тактового генератора соединены с входами синхронизации управляющих процессоров, информационные входы-выходы которых подключены к второй группе входов-вьиодов мажоритарного блока, первая группа входов-выходов которого подключена173 к группе входов-выходов первого - третьего блоков запоминающих элементов,старший разряд входа адреса которыхсоединен с первым выходом переключателя, первая группа аналоговых входов устройства подключена к информационным входам первого, четвертого ишестого коммутаторов, стробирующиевходы которых подключены к входу разрешения устройства, вторая и третьягруппы аналоговых входов устройстваподключены к информационным входамвторого, пятого и восьмого и третьего, шестого и девятого коммутаторовсоответственно, стробирующие входыкоторых соединены с вторым и первымвходами переключателя соответственно,адресные входы первого - третьего,четвертого " шестого и седьмого - девятого коммутаторов подключены к выходам первого - третьего мажоритарныхэлементов соответственно, а выходы -к информационным входам первого - тре 7775тьегоаналого-цифровых преобразователей соответственно, стробирующиевходы которых подключены к выходам 5соответственно первого - третьего мажоритарных элементов, первые - третьи входы которых подключены к информационным выходам одноименных блоковмажоритарных интерфейсов, первый -третий информационные входы которыхсоединены с выходами первого - третьего аналого-цифровых преобразователейсоответственно, а входы запроса первого - третьего блоков мажоритарныхинтерфейсор подключены к выходам четвертого - шестого мажоритарных элементов, первый - третий входы каждого иэ которых являются первым -третьим входами запроса устройствасоответственно, а одноименные выходыответа устройства подключены к выходам ответа первого - третьего мажоритарных интерФейсов соответственно,