Устройство для формирования тестов

1543408 Составитель А. Сиротскаяр Л, Пчолинская Техред Л,Олийнык реКтор И Муска Тираж 565 писное 1 роизводственно-издательский комбинат "Патент", г, Ужгород,Гагарина, 10 Заказ 92 ВНИИПИ Г твенного комитета и 113035, Москва, Жзобрете Раушск ям и наб крытиям при ГКНТ С д. 4/5ных данных регистры 6 и 7 сдвига,счетчики 8 и 9, шифратор 10, регистр11 сдвига, элемент И 12, группу эле 1 ментов И 13 группу 14 триггеров, блок15 памяти, узел 16 коммутации, элемент ИЛИ 17, счетчик 18, элемент ИЛИ19, регистр 20 сдвига, группу 21 триггеров, элемент ИЛИ 22, регистр 23сдвига, блок 24 памяти, генератор 25логической единицы (А, В - входы задания режима работы устройства).Счетчик образуют триггеры 26, селекторы 27 и элементы ИЛИ 28,Шифратор выполненна группе 29элементов И и сумматоре 30 по модулюдва.Блок задания исходных данных состоит из переключателей 31 и резисторов 32. 20Блок управления содержит блок памяти, образованный регистром 33 и узлом 34 памяти, генератор псевдослучайного кода, образованньп счетчиком35, регистром 36 и элементами И 37 25и 38, коммутатор, образованный эле -ментом И 39, элемент И 40, элементыИЛИ 41 и 42, триггеры 43 и 44, шину45 задания начальных условий, состоящую из переключателей 46, кнопки 47 30резисторов 48 и 49. Устройство работает следующим образом,Информация с входов-выходов контролируемого устройства1 - вход;и тт35и0 - выход 1 набирается на переключателях блока 5, выходы которых соединнены с информационными входами Асчетчика 9. Параллельная запись информации, подаваемой на входы Асчетчика 9, осуществляется путем подачи навход параллельной записи импульса отблока 3, регистр 11 сдвига и группа 14 триггеров устанавливаются в 45ноль импульсом сброса, подаваемымот блока 3, После этого вход А устройства подключается к шине питания +5 Вдля .создания на входе регистра. 11сдвига уровня "1". Подачей синхроим 50пульса данная информация записывается в регистр.От блока 3 на вход элемента 12подается синхронизируюший импульс,который совместно с выходным сигналом шифратора 10 "1" позволяет пе 55редать информацию через руппу эле"ментов И 13 с выходов .счетчика 9 наустановочные входы группы 14 триггеров. От блока 3 на входы группы 21 триггеров подаются соответствующие логические уровни, которые позволяют установить некоторые триггерыгруппы 21 в нулевое состояние, а другие триггеры группы 2 триггеров вединичное состояние, что соответствует заданию режима параллельной записи регистра 20 сдвига.Блок 3 управления сигналом Уаподает единицу на элемент ИЛИ 19,что соответствует записи информациис прямых входов группы 14 триггеровв регистр 20 сдвигаДалее сигналомУз осуществляется сброс в "0" регистра 23,Блок управления сигналом Уэ устанавливает триггер группы 21 триггеров в нулевое состояние, что соответствует заданию режима сдвига регистра сдвига.По сигналу У, подаваемому изблока 3. управленияпроисходит синхронизация входа обратного счета счетчика 18, Сигнал У повторяется до техпор, пока не произойдет обнулениесчетчика 18. Счетчик 18 вырабатываетсинхросигналы которые поступают через элемент ИЛИ 19 для осуществлениясдвига информации регистров 20 и 22через элемент ИЛИ и которые совместно с выходными сигналами регистра20 осуществляют сдвиг информации регистра 23, После обнуления счетчика18 информация о длине теста с разрядных выходов регистра 23 сдвига записывается в нулевую ячейку блока 24 памяти. Одновременно тем же стробом записи информация с инверсных выходов первой группы триггеров записывается в нулевую ячейку блока 15 памяти. Передача инверсной инФормации необходима для того, чтобы информация о входах-выходах, записанная в сдвиговый регистр 6 или 7, позволяла исключить из структуры счетчика 8 триггеры, выходы которых подают на входы объекта контроля. Отклю- чение соответствующего триггера осуществляется уровнем "1", что обусловлено конструкцией счетчика 8, исход-, ное же задание информации о входах- выходах является инверсным. Зто необходимо для передачи информации о входах-выходах в регистр 6 или 7 вычисления длины цикла для организации исчерпывающего перебора кодовых комбинаций на входах проверяемой схемы.5 15434 Блок 3 управления позволяет выполнить процедуру передачи данных в автоматическом режиме. Соответствующая3 микропрограмма записывается в узле 34 памяти в виде последовательности управляющих сигналов. Структура считываемой микрокоманды содержит поле адреса . следующей микрокоманды ЬР и поле управляющих сигналов У, . Уо 8, Для обращения к данной микропрограмме на переключателях 46 блока 3 набирается ее стартовый адрес в данном случае - 5 нулевой) и взводится триггер, что приводит к параллельному занесению информации, заданной на переключателях, . в регистр 33 адреса микрокоманды и установке триггеров 43 и 44 в нулевое 20 состояние. Нулевая команда разрешает прохождение импульсов синхронизации генератора 1 через элемент И 40 на вход С 2 регистра 33 (сигнал Уи ). Поле управляющих сигналов данной микро 25 команды содержит сигналы управления У, У, , Уя, У 7, которые позволяют сбросить в "0" регистр 11 сдвига и группу 1 триггеров, осуществить па" раллельную запись в счетчик 9 через 30 элемент 17 (т,е. осуществить параллельную запись счетчика 18) и сбросить в "0" счетчик адреса блока 3. После выполнения нулевой команды осуществляется безусловный переход к выполнению микрокоманды, адрес которой задан в поле РР, В данном случае осуществляется переход к первой микрокоманде, содержащей управляющие сигналы У - запись 1 в нулевой триг гер регистра 11 сдвига, Уц - разрешение синхронизации. Далее осущест" вляется переход к микрокоманде с вторым адресом. При выполнении этой микрокоманды управляющий сигнал Ув 45 синхронизирует элемент И 12, что приводит к записи информации о входах" выходах от счетчика 9 в группу триггеров 14 через группу 13 элементов И, управляющие сигналы У, и Уд устанавливают триггер группы триггеров в нулевое состояние и триггер группы триггеров в единичное состояние соответственно (что соответствует заданию режима параллельной записи регистра 20 сдвига).Микрокоманда, записанная по третьему адресу, подает сигналом Уу 4 сигнал "1" на элемент ИЛИ 19 ( что соот-,086ветствует параллельной записи информации в регистр 20 сдвига), сигнал сбрасывает в ноль регистр 23 сдвига, Чет" вертая микрокоманда формирует сигнал Уь установки. второго триггера группы триггеров в нулевое состояние (т.е, устанавливается режим сдвига ре. гистра 20), Далее осуществляется переход к микрокоманде с пятым адресом, При выполнении этой команды уп-, равляющий сигнал У.1 поступает.на вход обратного счета счетчика 9Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, При обнулении счетчика 18 сигнал заема поступает на элемент ИЛИ 17, что позволяет осуществить перезапись информации с выходов блока 5 на счетчик 18, сигнал заема одновременно поступает на вход установки триггера 43 блока 3 и устанавливает его в еди: ничное состояние. При этом очередная команда считывается иэ ячейки памяти с адресом 2 + 5, Эта команда позволяет осуществить условный переход к микрокоманде с шестым адресом и, кроме того, сигналом У установить триггер останова в нулевое состояние. Микрокоманда с шестым адресом формирует строб записи У триггеров 14и блока 24 соответственно.Следующая микрокоманда с седьмым адресом формирует сигналы управления У, Ур, У, У,з, которые позволяют осуществить синхронизацию регистра 6 сдвига с целью перезаписи информации из нулевой ячейки блока 15 памяти, установить начальное состояние генератора 4, сбросить в ноль регистр 1 и триггеры 4, занести информацию о длине цикла для организации исчерпывающего перебора кодовых комбинаций на входах проверяемой схемы в счетчик4 длины теста.При этом предполагается, что на . входы задания режима работы регистра 6 сдвига от блока 5 подана комбинация логических сигналов, содержащая информацию о режиме параллельной записи в регистр. После выполнения данной микрокоманды осуществляется переход к микрокоманде с восьмым адресом 8, не содержашей управляющих сиг" налов, т,е. выполняется команда 10 ста 1нов . Нулевой логический уровень (сигнал У 1 ) отключает генератор тактовых импульсов и работа устройст" ва прекращается.Кроме описанной выше микропрограммы, в узле 34 можно записать другуюаналогичную микропрограмму, позволяю.щую подобным образом занести необходимую информацию в регистр 7 сдвига,5После выполнения укаэанной микропрограммы на вход В задания режимаработы устройства подается единичныйлогический уровень, что соответствует заданию режима счета счетчика 8(с переменным модулем счета), Вход Азадания режима работы устройства соединяется с заданной точкой объектаконтроля, относительно которой необходимо построить вектор-строку двоич,ных цифр, единичные сигналы в которойсоответствуют входам схемы, влияющимна переключение данной точки. Одновременно вычисляется длина теста, состветствующая каждой строке, Например,в строке оказалось 15 единиц 1 т.е.пятнадцать входов памяти на даннуюточку), Тест для данной точки имеетдлину 2 тактов, Длина теста запи-.сывается в блок 24 памяти,Микропрограмма перебора кодовых комбинаций на входах объекта кснтропя начинается с девятого адреса. Ро 30 этому адресу считываются сигналы Ул, Уь, У . По сигналу У 4 осуществляется синхронизация входа обратного счета счетчика 4 длины теста, по сигнау У - синхронизация третьего регисть35 а 11 сдвига по сигналу У и через узел 16 коммутации - синхронизация счетчика 8, Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, что обусловливает вь полнеНие перечисленных комбинаций на вхо-. дах схемы. При обнуления счетчика 4 дЛины теста сигнал "Останов" поступает на вход установки триггера ост анова и устанавливает его в единичное сос тояние. При этом очередная команда считывается из ячейки узла 34 с адресом 2 + 9. Эта команда позволяет осуществить условный переход к микрокоманде с адресом 10, и кроме того, сигналом У 1 в установить начальное состояние блока 4, сигналом У - триг-. гер останова в блоке 3 в нулевое состояние. Микрокоманда с десятым адресом служит для увеличения на единицу содержимого счетчика 9 (сигнал У) и осуществления перехода к микрокоманде с одиннадцатым адресом, Последняя сигналами У, Ур осуществляет подачу импульса синхронизации на вход обратного счета счетчика 4 и синхронизацию элементов И 12 с целью формирования разрешающего импульса для передачи содержимого счетчика 9 в группу 4 триггеров, после чего осуществляется переход к десятой микрокоманде, Эти две микрокоманды повторяются в цикле до тех.пор, пока счетчик 4 длины теста не обнулится, послечего происходит установка триггераостанова блока 3 в единичное состояние сигналом заема и переход к микрокоманде 2 + 11, Данная микрокоманда сбрасывает триггер останова в пОп и осуществляет условный переход к микрокоманде с двенадцатыщ адресом, которая необходима для закрытия элемента ИЛИ 17 единицей.Микрокоманда У - установка триггера группы триггеров в нулевое состояние, У - установка триггера: группы триггеров в единичное состояние (т.е. установка параллельной записи регистра 20 сдвига). Тринадцатая команда формирует импульс У;2 установка блока 19 в единичное состояние (т.е. осуществляется параллельная запись в четвертый регистр 23 сдвига) у о ь - параллельная запись счетчика 35 блока 3. Следующая четырнадцатая микрокоманда сигналом У осуществляет инкрементацию счетчика 35, сигналом У устанавливает второй триггер группы триггеров 21 в нулевое состояние (что соответствует заданию режима сдвига регистра 20)Э сигналом У сорасывают в 0" регистр 23 сдвига, Пятнадцатая микро- команда импульсом У осуществляет синхронизацию входа обратного счета счетчика 18. Поле адреса следующеймикрокоманды содержит адрес текущеймикрокоманды. При обнулении блока 18 сигнал "Останов" поступает на входустановки триггера остаиова и устанавливает его в единичное состояние,При этом очередная команда считывается из ячейки узла с адресом 2 ф + 15, Эта команда позволяет осуществить условный переход к микрокоманде с адресом 1 б и, кроме того, сигналом установить триггер останова в нулевое состояние. Микрокоманда с шестнадцатым адресом служит для записи информации с инверсных выходов триггеров группы14 триггеров в блок 15 памяти и информации с разрядных выходов регист40810ниэация входа обратного счетчика 4 счета длины теста, по сигналу У 1 через узел 16 коммутации - синхронизация первого счетчика 8, Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, что обусловливает выполнение перечисленных комбинаций в течение времени, необходимого для перебора всех комбинаций на укаэанных входах схемы, При обнулении счетчика 4 длины теста сигнал заема поступает на вход установки триггера 43 останова и устанавливает его в единичное состояние. При этом очередная микрокоманда считывается из ячейки узла 34 с адресом 2 ф + 22. Эта ко" манда позволяет осуществить переход к микрокоманде с адресом 23, кроме того, сигналом У установить триггер 43 останова в нулевое состояние.Кикрокоманда с адресом 23 служит для синхронизации входа обратного счетчика счета адреса блока 3 (управляющий сигнал У ).Двадцать четвертая микрокоманда . позволяет сигналом У ю осуществить параллельную запись с выходов блока15 памяти в регистр 7 сдвига и паралич лельную запись информации с выходов блока 24 в счетчик 4 длины теста(сигнал У (5 )Двадцать пятая микрокоманда содержит управляющие сигналы У 4 и УиПо сигналу У осуществляется синхронизация входов У 4 и У 1, По сигналу У осуществляется синхронизациявхода . обратного счетчика 4 длины теста, по сигналу Уд через узел 16 коммутации осуществляется синхронизация счетчика 8, Поле адреса следующей микрокоманды содержит адрестекущей микрокоманды,что обусловливает выполнение перечисленных комбинаций в течение времени, необходимого для перебора всех комбинаций науказанных входах схемы, При обнуления счетчика 4 длины теста сигналзаема поступает на вход установкитриггера 43 останова и устанавливаетего в единичное состояние. При этомочередная микрокоманда считываетсяиз ячейки узла 34 с адресом 2 ф+ 25.Эта команда позволяет осуществитьпереход к микрокоманде с адресом 23и, кроме того, сигналом У установитьтриггер 43 останова в нулевое состояние. Данные микрокоманды с адреса"ми 23,24,25,2 +25.выполняются в цик% 45 9 1543ра 23 сдвига в блок 24 памяти (запись информации производится в первые ячейки памяти блоков 15 и 24соответственно), Семнадцатая микрокоманда формирует импульс записи инфор 5мации с разрядов .счетчика адреса всоответствующие разряды регистра 36блока 3 (управляющий сигнал Уц).Восемнадцатая микрокоманда формиру 10ет управляющий сигнал У - сброс в11 1270 счетчика адреса, и осуществляетпереход к девятнадцатой микрокоманде, не содержащей управляющих сигналов, т.е. выполняется команда "Оста 1нов , Нулевой логический уровень(сигнал У ц ) отключает генератортактовых импульсов и работа устройства прекращается,При необходимости сформировать 20другие векторы (для других точексхемй) и длины тестовых последовательностей необходимо осуществить перекоммутацию входа 2 задания режимаработы устройства и повторно обратиться к микропрограмме, расположенной начиная с 9-го адреса узла 34.После окончания формирования тестовой информации в регистре 36 блока 3записан код, соответствующий последнему адресу блоков 15 и 24 памяти, по которому записана сформированная тестовая информация,Далее можно перейти к режиму тестирования объекта контроля, микропрограмма тестирования расположена начиная с 20-го адреса узла 34. Обращение к двенадцатой микрокоманде позволяет управляющим сигналом у осуществить параллельную запись информации, содержащей код последнего адресаблоков 15 и 24 памяти, по которомузаписана информация в счетчик адресаблока 3, Информация записывается изрегистра 36 блока 3.Микрокоманда, записанная по адресу 21, необходима для параллельнойзаписи информации (о подмножестве тестируемых входов) с выходов блока 15памяти в регистр 7 сдвига (сигнал Ув) 50и установки начального состояния блоюа 4 (параллельная запись информации,содержащей длину теста для тестируе"мой точки схемы или выхода,с выходов блока 24 в счетчик 4 длины тестауправляющий сигнал У,б).Двадцать вторая микрокоманда содержит управляющие сигналы Уи УпПо сигналу У осуществляется синхро2 43408 1 О 155ле до обнуления счетчика 35 блока 3При обнулении счетчика элемент И 31формирует высокий логический уровенькоторый совместно с сигналом синхронизации У.5 устанавливает триггер 44останова блока 3 в единичное состояние. При этом очередная микрокомандасчитывается из ячейки узла 34 с адреС+сом 2 + .25, Данная мйкрокомандане содержит управляющих сигналов, т.евыполняется команда "Останов". Нулевой логический уровень (сигнал У 4)4отключает генератор тактовых импульсов и процесс тестирования прекращается,Формула изобретения1. Устройство для формиронаниятестов, содержащее генератор тактовых импульсов, генератор псевдослучайных чисел, блок упранпения, счетчик длины теста, блок задания исхоцных данных, три регистра сдвига,дна счетчика, шифратор, первый элемент И, группу элементов И, первуюГруппу триггеров, первый блок памяти,узел кОммутации, причем выход генератора тактовых импульсов соединен стактовым входом блока управления,первая группа входов блбка заданияисходных данных соединена с входамиразрешения сдвига и сброса, первогорегистра сдвига, вторая группа выходов блока задания исходных данных соединена с входами разрешения сднигаИ сброса, второго регистра сдвига,Ныход заема счетчика длины теста соединен с входом останова блока управления первый выход которого соединен с синхронходом первого регистрасдвига, второй, третий и четвертыйвыходы блока синхронизации соединенысоответственно с установочным входом и синхровходом генератора псевдослучайных чисел и входом обратноГо счета счетчика длины теста, третьяГруппа выходов блока задания исходных данных соединена с группой инФормационных входов второго счетчика, вход предварительной установкисброса и вход прямого счета которогосоединены соответственно с пятым,шестым и седьмым выходами блока управления, кроме того, группа выходоввторого счетчика подключена к первой группе входов шифратора, втораягруппа входов которого соединена с,группой разрядных выходов третьегосдвигового регистра, выход второго счетчика соединен с первым входомсоответствующего элемента И группыэлементов И, вторые входы которых соединены с выходом первого элемента И,первый вход которого соединен с выходом шифратора, а второй вход первого элемента И соединен с восьмым выходомблока управления, выходы элементов И группы соединены с входами установкисоответствующих триггеров первойгруппы, входы сброса которых соединены с девятым выходом блока управления и входом сброса третьего регистрасдвига, инверсные выходы триггеровпервой группы соединены с информационными входами первого блока памяти,адресные входы и вход управления записью которого соединены с группойвыходов поля адреса блока управлениявыход генератора псевдослучайных чисел соединен с вторым инФормационнымвходом узла коммутации, управляющийвход узла коммутации является первым входом задания режима работыустройства, первый и второй выходыузла коммутации соединены с разрешающим и счетным входами первого счетчика соответственно, а выходы первогоблока памяти соединены с информационными входами первого и второго регистров сдвига, десятый выход блока управления соединен с синхронходом второго регистра сдвига, одиннадцатыйвыход блока управления соединен ссинхровходом третьего регистра сдвига, информационньрй вход третьегосдвигового регистра является вторымвходом задания режима работы устройства, разрядные выходы первого регистра сдвига соединены с входамиустановки в нулевое состояние соответствующих разрядов первого счетчика, входы установки н единичноесостояние которых соединены с соответствующими разрядными выходами второго регистра сдвига, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия, в него введеныдва элемента ИЛИ, третий счетчик,четвертый и пятый регистры сдвига,вторая группа триггеров, второй элемент И, второй блок памяти, генератор логической единицы, причем четвертая группа выходов блока заданияисходных данных соединена с груп 20 25 30 35 40 45 50 55,пой инФормационных входон третьего счетчика, вход предварительной установки которого соединен с выходом пер43408 14ства, шина задания начальных условийкоторого соединена с группой адресныхвходов блока управления.5.2. Устройство по-п,1, о т л и ч аю щ е е с я тем, что блок управлениясодержит блок памяти, коммутатор,элемент И, генератор псевдослучайного кода, два триггера и два элементаИЛИ, причем тактовый вход блока соединен с первым входом элемента И, первая группа выходов поля адреса блокапамяти соединена с информационнойгруппой входов блока памяти, втораягруппа выходов поля адреса которогосоединена с группой информационныхвходов коммутатора, управляющий входкоторого соединен с выходом элемента20 И и с первым входом синхронизацииблока памяти, второй вход элемента Исоединен с выходом признака сменыадреса блока памяти, первая группавыходов коммутатора соединена с груп 25 пой выходов блока управления с первого по шестнадцатый, вторая группавыходов коммутатора соединена с группой выходов поля управления блокауправления и группой входов кода реЗО жима работы генератора псевдослучайного кода, группа выходов которогосоединена с группой выходов поля адреса блока управления, выход генератора псевдослучайного кода соединенс входом установки первого триггера,вход сброса которого соединен с выходом первого элемента ИЛИ и входомсброса второго триггера,.выход которого и выход первого триггера соедине 4 О ны с первым и вторым адресными входами блока памяти, вход установки второго триггера соединен с выходом второго элемента ИЛИ, первый и второйвходы которого соединены с выходом45 останова блока управления, вход блока управления соединен с первым входом первого элемента ИЛИ и с вторымвходом синхронизации блока памяти,.вторая группа адресных входов которого соединена с шиной задания начальных условий блока управления, 1543408