Адаптер канал-канал

(51)4 С 06 Р 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ У СВИДЕТЕЛЬСТ К АВТО(56) Авторское свидВ 1049895, кл. С 06 ельных комплекс я свя и цифрВИ) . машинповышеа. Ада вых вычислительныхЦель изобретения е произв ер канал рой блок ыи из ко 0 ф 15 А.Исаенк ,Шаров ительности адап канал содержит перв 1 и 2 связи с канал ыи и вт м зел4 котр 6есов выходных сиги нд, дешифртор орых имее ов, регис оманд, ре тельство СССР Р 13/12, 1982 зел 7правленегистр 12 связи дрес узел ра ения адр 9 выхо н(54) АДАПТЕР КАНАЛ (57) Изобретение о КАНАЛ х сиия. Б лов и 1 узел д байта состоя с каналом со осится к вычис может быть исинеи обои не между ми ли технике литель иями и сколькими управляю огомашинных вычисл зовано ПИСАНИЕ ИЗОБРЕТЕНИ1305697 через общие буАерный регистр 11, блок12 сравнения команд и блок 13 задания режима. Адаптер связан с сопрягаемыми каналами с помощью шин 14 и15 информационных линий каналов,шин16 и 17 управляющих линий каналов,шин 18 и 19 информационных линийабонентов, шин 20 и 21 управляющихлиний абонентов. Каждый из блоков 1,2 связи с каналом содержит узел 22буферной памяти, включающий коммутаторы управляющих сигналов записи ичтения, входной информации, счетчик Изобретение относится к вычислительной технике, может быть использовано в многомашинных вычислительных комплексах для связи цифровыхвычислительных машин (ЦВМ) и является усовершенствованием устройствапо авт.св. У 1049895.Целью изобретения является повышение производительности адаптера.1 а Фиг.1 представлена блок-схемаадаптера, на Аиг.2 - Аункциональнаясхема узла буАерной памяти; на фиг.3 -функциональная схема узла управленияна Фиг.4 - граф состояний и перехо 15дов узла управления,Адаптер содержит (фиг.1) первыйи второй блоки 1 и 2 связи с каналом,каждый иэ которых включает узел 3выходных сигналов, регистр 4 команд,дешифратор 5 команд, регистр 6 адре 20са, узел 7 сравнения адресов, узел 8управления, узел 9 выходных сигналов,регистр 10 байта состояния.Блоки 1 и 2 связи с каналом соединены между собой управляющими линиями и через общие буферный регистр11, блок 12 сравнения команд и блок13 задания режима. Адаптер связан ссопрягаемыми каналами с помощью шин4 и 15 инАормационных линий каналов,30шин 16 и 17 управляющих линий каналов, шин 18 и 19 инАормационных линий абонентов, шин 20 и 21 управляющих линий абонентов.Каждый из блоков 1 и 2 содержит 35узел 22 буАерной памяти с первыминйормационным входом 23 и выходом адреса, регистр количества байтов,память, схему сравнения, элемент ИЛИ.Узел 8 управления имеет входной муль -типлексор, постоянную память, выходной регистр, Сушность изобретения вобеспечении возможности использования,общего объема памяти, узлов буфернойпамяти для передачи больших массивовинформации по одной команде, что позволяет сократить затраты времени на установление связи с каналами и повысить производительность адаптера и вычислительного комплекса в целом. 4 ил,224, первыми управляющими входамизаписи 25 и чтения 26, управляющимвходом 27, вторым инАормационнымвходом 28, вторыми управляющими входами записи 29 и чтения 30,Узел 22 буферной памяти содержит(фиг.2) коммутаторы управляющих сигналов записи 3 1 и чтения 32, коммутатор 33 входной инАормации, счетчик 34 адреса, регистр 35 количества байтов, память 36, схему 37 сравнения, элемент ИЛИ 38.Узел 8 управления содержит вход-ной мультиплексор 39, постояннуюпамять 40, выхоцной регистр 41. НаАиг,3 показаны также шина 42 сигналов синхронизации, шина 43 начальнойустановки и шины 44-57 входов и выходов узла 8,Мультиплексор 39 предназначендля реализации условных переходов.Постоянная память 40 служит для хранения набора микрокоманд. Выходнойрегистр 41 предназначен для устранения разбора времени выборки различных адресных разрядов постоянной памяти. ИнАормационные входы мультиплексора 39 соединены с входными шинами узла, по которым поступают сигналы перехода из одного состояния узла 8 в дРугое, Выход мультиплексора 39 подключен к младшему адресному входу постоянной памяти 40, на группу адресных входов, которой подаются сигналы с выходного регистра.3Узел 8 реализован в виде микропрограммного автомата, граф-алгоритмкоторого представлен на Фиг.4, Приведена часть алгоритма, описывающаявыполнение операции Запись в режимеРасширенная память . Остальныечасти алгоритма выполняются аналогичным образом. Каждая часть алгоритмаможет быть выполнена как отдельнаямикропрограмма, В граФе фиг,4 в кружках изображен адрес ячейки постоянной памяти 40, в которой хранитсямикрокоманда, дугами изображены переходы из одного состояния в другое,названия сигналов над, кружками означают, что сигналы Формируются вэтих состояниях, название сигналовнад дугами означают, что переход изодного состояния (начало дуги) вдругое (стрелка дуги) происходит при 20наличии этого сигнала,Узлы 3 выходных сигналов представляют собой группу усилителей-приемников сигналов интерфейса и осуществляют прием информационных сигналов 25интерФейса от канала по шинам 14(15).Регистр 4 и дешифратор 5 командосуществляют прием, хранение и дешифрацию кода, поступающего из канала. 30Регистры 6 и узлы 7 сравнения адреса осуществляют сравнение адресас заданным адресом, поступившим вканал, и выдачу в канал заданногоадреса.Узлы 8 управления вырабатываютвнутренние сигналы управления и сигналы управления на шинах 20(21) линий управления абонента в соответствии с кодом команды, сигналами, поступающими из канала по шинам 16(17),и сигналами блока 13 задания режимов.Узлы 9 выходных сигналов представляют собой усилители-передатчики интерФейса и осуществляют передачу в 45канал информационных сигналов по шинам 18 (19),Регистр 10 байтов состояния осуществляют хранение и передачу в канал байтов состояния. формирование 50разрядов в регистрах 10 осуществляется по сигналам узлов 8. Буферный регистр 11 осуществляет прием, хранение и передачу в канал байтов команд и данных. Передача данных через регистр 4 осуществляется только в режимах, при которых не используются узлы 22 буферной памяти.697 4 Блок 12 осуществляет сравнение кодов команд, поступивших из первого и второго каналов. Блок 13 представляет собой тумблерный регистр, задающий пять режимов работы: "Монопольный", "Мультиплексный", "Одна память, Две памяти ,Расширенная память". Узлы 22 буферной памяти слуи выдачи в жат для приема, храненияканал байтов данных,Адаптер канал - каналпяти режимах, задаваемыхВ режимах "Монопольный,плексный, Одна память"мяти" адаптер работает таи известный адаптер.В режиме Расширеннаяпредлагаемый адаптер рабоющим образом. работает вблоком 13."Мультии Две пак же, как память"тает следуКанал (например, первый) выбирает адаптер в соответствии с принципами организации ввода в выво. Приэтом адрес от канала по шинам 14канала через узел 3 поступает в узел7 для сравнения с адресом адаптера,хранимым в регистре 6 адреса. Результат сравнения адресов выдаетсяв узел 8. Если адреса совпадают, тоиз узла 7 выдается ответный адрес адаптера на шины 18 и далее в канал.Дешифратор 5 декодирует команду,полученную из канала и хранимую врегистре 4.После расшифровки команды первого канала адаптер осуществляет приемпо шинам 14 и запись через узел 3 вузел 22 блока 1 инФормации, При этомузел 8 блока 1 формирует сигнал обнуления, а затем сигналы модификациисчетчика 34 и сигналы обращения впамять 36, которые поступают на входы 25 узла 22 блока 1.После заполнения всего объема памяти 36 счетчик 34 формирует сигналпереполнения, который через элементИЛИ 38 по шине 27 поступает в узел8 блока 1. По этому сигналу узел 8блока 1 продолжает запись информациив узел 22 блока 2. При этом информация по шинам 28, сигналы управлениязаписью по шинам 29 поступают в узел22 блока 2 из узла 8 блока 1,После окончания приема от первогоканала данных (окончание определяется каналом) узел 8 блока 1 Формируетсигнал записи в регистр 35, которыйпоступает на входы 29 узла 22 блока2, заносит в регистр 11 команду пер05697 И 1 К А 11 Х 5 13ног г, канала, а узел 8 блока 2 форми -рует и передает во второй канал байтсостояния с указателем Внимание .В ответ второй канал вводит командууточнения состояния, по которой емупередается содержимое регистра 11,т,е. команда первого канала, По сопержимому регистра 1 1 программа второй ПВМ определяет, какую командунеобходимо ввести в адаптер, и черезвторой канал вводит ее в адаптер .При сравнении команд блоком 12 (сравнению подвергаются поля модификаторов) адаптер начинает передавать вовторой канал данные из узла 22 блока1 через узел 9 блока 2, При этомузел 8 блока 2 формирует сигнал обнуления, а затем сигналы модификациисчетчика 34 и сигналы обращения впамягь 36, которые поступают на входы 26 узла 22 блока 1.После считывания всего объема памяти 36 счетчик 34 формирует сигналпереполнения, который через элементИЛИ 38 по шине 27 поступает в узел 8блока 2, По этому сигналу узел 8 блока 2 продолжает считывание информации из узла 22 блока 2 и передачу еево второй канал через узел 9 блока 2.При этом сигналы управления чтениемв узел 22 блока 2 поступают по шинам30 из узла 8 блока 2,При сравнении значения счетчика34 и регистра 35, что свидетельству-ет о завершении передачи во второйканал данных, принятых от первогоканала, на выходе схемы 37 сравненияформируется сигнал, поступающий через элемент ИЛИ 38 с выхода 27 узла22 блока 2 в узел 8 блока 2, по которому оканчивается выполнение коман -ды вс втором канале.Ксммутаторы 31,32 и 34 обеспечивают коммутацию сигналов управлениязаписью и чтением информации, поступающих на входы узла 22 либо из блока 1, либо из блока 2 (с выходов узла 8 и узла 3).При передаче данных из второгоканала в первый адаптер работает также, за исключением того, что записьинформации осуществляется сначала вузел 22 блока 2, а затем в узел 22блока 1 под управлением узла 8 блока2, а чтение - сначала из узла 22 блока 2, а затем из узла 22 блока 1 нодуправлением узла 8 блока 1.Узел 8 управления работает следующим образом. 6В исходном состоянии Регистр 41обнулен и на адресных входах постоян -ной памяти 40 присутствует нулевойадрес, После сброса сигнала начальной установки по каждому сигналу синхронизации на шине 42 производитсяанализ сигналов условий, поступающихна входы мультиплексора 39, и пере -ход в очередное состояние.В каждом состоянии узел 8 на адресный вход постоянной памяти 40 подключается одна из входных шин узла. Выбор подключаемой шины произво -дится в поле формата микрокоманды,15 Возможный формат микрокоманды имеет следуюший вид:где АКК - поле адреса следующей мик 20рокоманды;Ый - поле кода адреса подключаемого входа мультиплексора,УПР - поле выходных сигналов25устройства управления.Если на выходной шине присутствует входной сигнал (т,е, логическая" 1"), то узел 8 переходит в состоя -ние, в младшем разряде которого присутствует единица. Если на выборнойшине отсутствует входной сигнал(т,е. присутствует логический "0 ),то автомат переходит в состояние, вмладшем разряде которого присутству 35 ет ноль.Например, пусть поле адресов постоянной памяти 40 представляет комбинацию 0011, поле адреса входногомультиплексора 39 - 0101, Если на40 пятом входе мультиплексора 39 присутствует входной сигнал (т, е. логическая "1"), то переход осуществляется поадресу 00111, если входной сигналотсутствует осуществляется по адресу45 00110. Аналогично реализуются всеостальные условные переходы.Для формирования выходных сигналов устройства управления используется горизонтальное микропрограмми 50 рование, т,е. каждому разряду полявыходных сигналов микрокоманды ставится в соответствие определенныйвыходной сигнал устройства управления,55Формула изобретения Адаптер канал - канал по авт.св.Р 1049895, о т л и ч а ю щ и й с ятем, что, с целью повышения произво 7 130 дительности адаптера, вторые информационные входы и входы управления записью узлов буферной памяти первого и второго блоков связи с каналом соединены соответственно с десятыми выходами узлов управления и выходами узлов входных сигналов второго и первого блоков связи с каналом, в каждом 5697 8блоке связи с. каналом второй вход управления чтением, управляющий выход и информационный выход узла буферной памяти подключены соответственно к одиннадцатому выходу и восьмому входу условия узла управления и шестому входу узла выходных сигналов.Подписноекомитета СССРи открытийушская наб., д, 4/5