Устройство для контроля интерфейса ввода-вывода

40 вектора, а также выходы 34-36 устройства.Устройство работает следующим образом. 5В исходном состоянии регистры 1,17, 18, 27, 28 и 33, таймеры 7 и 14,триггеры 4, 21, 22, 30 и 32 и счетчик 19 установлены в нулевое состояние (средства установки в исходноесостояние на чертеже не показаны).Устройство работает в двух режимах: Контрольи ВыводВ режиме "Контроль" осуществляетсяконтроль состояния сигналов интерфейса и фиксация последовательности изменения состояния сигналов интерфейса, В режиме "Выводя осуществляетсявывод зафиксированной в процессеконтроля последовательности обработкой и регистрацией на одном из стандартных устройств вывода. Режим работы устройства определяется сигналомна входе 26 устройства. В режиме"Контроль" при наличии соатветствующего сигнала на входе 26 устройства осуществляется подключение выходов счетчика 19 через коммутатор13 к адресному входу блока 9 памяти,В режиме "Вывод" при наличии соответствующего сигнала на входе 26 устройства обеспечивается подключениеадресного входа 25 устройства черезкоммутатор 13 к адресно входу блока 9 памяти,35В режиме Контроль сигналы интерфейса с входа 23 устройства поступают на входы регистра 1 и схемы 2сравнения,Поскольку в исходном состояниирегистр 1 обнулен, то при появлениина входе 23 устройства сигналов интерфейса на выходе схемы 2 сравнения .появляется единичный сигнап, В этотмомент времени на входах дешифратора 3 присутствуют нули, а на его выходе находится нулевой сигнал. Припоступлении сигнала на вход элементаИ 12 .на остальных его входах находятся единичные сигналы, так как 50в исходном состоянии триггер 22 обнулен и на его инверсном выходе присутствует единичный разрешающий сигнал, а запуск одновибратора 20 отсутствует. В результате на выходе55элемента И 12 появляется сигнал, посгупающий на вход элемента ИЛИ 15,сигналом с инверсного выхода триггера 4 таймер 7 удерживается в нулевом состоянии, На входе 24 присутствует константа, равная значению интервала времени, в течение которогодопускается отсутствие изменения состояния сигналов интерфейса, поэтомуна выходе схемы 10 сравнения находится нулевой сигнал, поступающий навходы элементов ИЛИ 15 и 16, и послепоступления единичного сигнала с выхода элемента И 12 на вход элементаИЛИ 15 на его выходе формируется единичный сигнал. По переднему фронтусигнала с выхода элемента ИЛИ 15 врегистре 1 фиксируется состояние сигналов.интерфейса на входе 23 и в регистре 8 - код на выходе таймера 7(в данном случае нулевой код), крометого, по сигналу с выхода элементаИЛИ 1.5 осуществляется запуск одновибратора 20. С выхода схемы 2 сравнения снимается единичный сигнал, Свыхода регистра 1 код сигналов текущего состояния интерфейса поступаетна вход дешифратора 3, Если код сигналов состояния интерфейса, поступающий с выхода регистра 1, соответствует нормальной последовательностиобмена, то на выходе дешифратора 3сохраняется нулевой сигнал, поступающий на вход элемента ИЛИ 16, на выходе которого также сохраняется нулевой сигнал,Установка триггера 21 при этомотсутствует. По сигналу с выхода одновибратора 20 осуществляется запись информации с выходов регистра1 и регистра 8 по адресу, предложенному счетчиком 9, а на выходе элемента НЕ 11 появляется сигнал, блокирующий появление сигналов на выходеэлемента И 12 на время цикла записив блок 9 памяти, По заднему фронту сигнала с выхода одновибратора 20осуществляется модификация счетчика19 адреса и запись состояния триггера 21 в триггер 22, При отсутствииошибки, зафиксированной триггером 21,триггер 22 подтверждает свое исходное нулевое. состояние, а на его инверсном выходе сохраняется единичныйсигнал. Кроме того, по переднемуфронту сигнала с выхода одновибратора 20 устанавливается триггер 4, Наего инверсном выходе появляется нулевой сигнал, подключающий вход сбросатаймера 7 через элемент ИЛИ 5 к выходу одновибратора 20, Поскольку навыходе одновибратора 20 присутствует9557 6таймера 7 становится равным значению константы на входе 24 и на выходе, схемы 10 сравнения формируется единичный сигнал, поступающий на входы элементов ИЛИ 15 и 16, вход записи регистра 28 и установочньгй вход 10 5 20 25 30 35 40 45 50 55 5 164единичный сигнал, таймер 7 удержива-ется в исходном нулевом состоянии,После окончания сигнала на выходеодновибратора 20 снижается сигналс входа сброса таймера 7. При по- .следующем поступлении сигналов временных меток с выхода генератора 6таймер 7 осуществляет отсчет временного интервала времени, Код текущего значения интервала времени с выхода таймера 7 поступает на вход схемы 10 сравнения, при.помощи которойосуществляется сравнение его со значением константы на входе 24, Приотсутствии сигнала на выходе схемы10 сравнения, свидетельствующего обокончании допустимого интервала времени, и при изменении состояния сигналов на входе 23 устройства на выходе схемы 2 сравнения появляетсяединичный сигнал, поступающий навход элемента И 12, Дальнейшая работа устройства аналогична описанному,Если в процессе обмена при помощи регистра 1 зафиксирована комбинация сигналов интерфейса, не соответствующая нормальной последовательности, на выходе дешифратора 3 формируется сигнал ошибки, поступающийна вход элемента ИЛИ 16, На выходеэлемента ИЛИ 16 формируется сигнал,в соответствии с которым осуществляются установка триггера 21, а также Фиксация в регистре 17 адреса г.ячейки блока 9 памяти, в которую записывается последнее состояние сигналов интерфейса, и фиксация в регистре 18 времени останова. По заднемуФронту сигнала с выхода одновибратора 20 информация с выхода триггера21 записывается в триггер 22, На инверсном выходе триггера 22 появляется нулевой сигнал останова, блокирующий появление сигналов на выходеэлемента И 12.При появлении на соответствующейшине входа 23 сигнала "ОБИ" снимается сигнал обнуления с К-входа регистра 27 и осуществляется запись информации об адресе текущего цикла обмена в регистр 27 по переднему фронтусигнала "ОБИ",Если в процессе обмена в течениеинтервала времени, заданного при помощи константы, изменение состояниясигналов интерфейса отсутствует, топосле поступления очередного сигналас выхода генератора 6 код на выходе триггера 30, На выходах элементов ИЛИ15 и 16 формируются сигналы, по которымв регистре 1 фиксируется состояние сигналов интерфейса на входе 23 устройстваи осуществляется запуск одновибратора20, а также установка триггера 21и т,д. в соответствии с описанным.В регистре 28 фиксируется адрес втекущем цикле обмена, в котором заФиксировано отсутствие изменения состояния интерфейса в течение интервала времени, заданного при помощиконстанты на входе 24 устройства. Навходе регистра 28 появляется код, соответствующий коду адреса в текущемцикле обмена. С выходов регистра 28информация поступает на вход шифратора 31. Шифратор 3 1 преобразует кодадреса текущего цикла обмена в коц,определяющий старшие разряды адресавектора прерывания. С вьгода шифратора 31 сформированный код поступаетна вход регистра 33, Кроме того, павходы регистра 33 поступают сигналы,соответствующие направлению подачиинформации (ДЗП" и ДЧТ 1 и определяющие младшие разряды адреса вектора прерывания. Кроме того, по сигналу с выхода схемы 10 сравненияосуществляется установка триггера 30.Сигнал запроса прерывания с выходатриггера 30 поступает на вход 23 идалее на вход процессора системы, кшине которой подключено данное устройство. С входа 23 на выходы элемента И 29 поступают сигналы "ПРР"и ДЧТ, свидетельствующие о выполнении цикла обмена, связанного с обработкой запроса прерывания, формируемого при помощи триггера 30, Навыходе элемента И 29 формируется сигнал, поступающий на вход сброса триггера 30. В результате сигнал запросапрерывания с выхода триггера 30 и далее на входе 23 снимаетсяПо заднему фронту сигнала на выходе триггера 30 устанавливается триггер 32.Сигнал "ОТВ" с выхода триггера 32поступает на вход 23 и управляющий вход регистра 33. В результате выходырегистра 33 подключаются к входу 23устройства. После поступления сиг 1649557Формула изобретения Устройство для контроля интерфейса ввода-вывода по авт. св. В 1383374, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени реакции на ошибки, связанные с отсутствием ответа от устройства к которому осуществляется обращение, в него введены второй и третий регистры адреса, регистр вектора, четвертый и пятый триггеры и второй элемент И, причем информационный вход3011нала ОТВ , свидетельствующего о поступлении адреса вектора прерывания иприеме адреса вектора прерывания ,процессор снимает на входе 2 3 сиги алы "ППР" и "ДЧТ" . В результате с нимается сигнал с входа сброса т риг гер а 30 и сбрасывается триггер 3 2 , Циклпередачи адреса вектора прерывания,содержащего информацию об адресе и 10направлении передачи в цикле обмена,во время которого зафиксировано отсутствие изменения состояния интерфейса в течение интервала времени,заданного при помощи константы на 15входе 24, закончился,В режиме "Вывод" в соответствиис сигналом на входе 26 устройстваосуществляется подключение адресноговхода 25 устройства к адресному входу 20блока 9 памяти, Далее осуществляетсясчитывание ячеек блока 9 памяти поадресам, поступающим с адресного входа 25 устройства, для последующейобработки и регистрации.25 второго регистра адреса соединен синформационным входом устройства,вход сброса и вход синхронизации второго регистра адреса соединены с шиной сброса и синхронизации обменаустройства, выход. второго регистраадреса соединен с информационным входом третьего регистра адреса, синхровход которого соединен с выходомвторой схемы сравнения, а выход соединен с входом шифратора, выход шифратора соединен с группой старшихразрядов информационного входа регистра вектора, а группа младших разрядов информационного входа регистра вектора соединена с входными шинами записи данных и чтения данныхустройства, вход синхронизации регистра вектора соединен с выходомпервого триггера, а вход чтения - свыходом четвертого триггера и является выходом ответа устройства, выходрегистра вектора является выходомвектора прерывания устройства, первый вход второго элемента И соединен с входной шиной чтения, данныхустройства и с входом сброса четвертого триггера, второй вход второго элемента И соединен с входнойшиной разрешения прерывания устройства, выход второго элемента И соединен с входом сброса пятого триггера, вход установки которого соединен с выходом второй схемы сравнения, выход пятого триггера соединен свходом синхронизации четвертого триггера и является выходом запроса напрерывание устройства.1649557Составитель А. ГрошевРедактор А.Огар Техред М.Моргентал Корректор Л.Патай Заказ 1523 Тираж 415 Попписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101