Устройство для ввода-вывода аналоговых сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 11606 04 ИОАН ИЕ ИЗОБ У СВИДЕТЕЛЬСТ Н АВТОР люхин ство СССР1968.ровне. вы 2 ГОсудАРстВенный кОмитет сссР. ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(54) (57) 1. УСТРОЙСТВО ДЛЯ ВВОДА-ВЫВОДА АНАЛОГОВЫХ СИГНАЛОВ, содержа- .щее канал ввода-вывода, входная и.выходная шины которого подключены кпервым входной и выходной шинам блока .сопряжения, генератор импульсов,цифро-аналоговый и аналого-цифровойпреобразователи, первые выход цифроаналогового и вход аналого-цифрового преобразователей являются выходом и входом устройства соответственно, о т л и ч а ю щ е е с ятем, что, с целью повышения точности,в него введены первый и второй бло-.ки памятн, первый и второй коммутаторы и блок управления, входы которого с первого по шестой соединеныс выходами генератора импульсов,аналого-цифрового и вторым выходомцифро-аналогового преобразователей,с первым, вторым и третьим выходамиблока сопряжения соответственно, авыходы с первого по восьмой подключены к входу цифроаналогового, второму входу аналого-цифрового преобразователей, первому входу первого .коммутатора, первым и вторым входампервого и второго блоков памяти ик входу блока сопряжения соответственно, первая и вторая выходные шины блока управления соединены спервыми и.вторыми входными адресными шинами первого и второго коммутаторов соответственно, выходная ЯО 1015369 д шина первого коммутатора соединен с входными шинами первого и второго блоков памяти, первая и вторая входные шины данных первого коммутатора соединены с выходной шиной аналогоцифрового преобразователя и блока сопряжения соответственно, шестой выход блока управления подключен к первому входу второго коммутатора, второй вход которого соединен с вторым входом первого коммутатора и первым выходом блока сопряжения, а первая и вторая входные шины - с выходными шинами первого и второго блоков памяти соответственно, первая и вто рая выходные шины - с второй входной шиной блока сопряжения и, цифроаналогового преобразователя соответственно. 2. Устройство по п, 1, о т л ич а ю щ е е с я,тем,что блок угравления содержит с первого по седьмой одновибраторы, первый и второй триг- Я геры, первый и второй распределители импульсов, первый и второй эле- . )вы менты И, с первого по четвертый эле- в менты 2 Й-ИЛИ, первые входы элементов И являются первым входом бло- Мввй ка, вторые входы соединены с выходом е первого и с первым входом второго триггеров, третьи входы подключены ф) к первым и вторым входам первого,вто- юер, рого и третьего элементов 2 И-ИЛИ и пффф являются четвертым входом блока, (ф вход первого одновибратора соединен с первыми входами первых триггера и распределителя импульсов и являет-.ся шестым входом блока, второй вход второго триггера подключен к первому входу второго распределителя импульсов, к второму входу первого триггера, к второму входу первого распределителя импульсов и является пятым входом блока, третий вход третьего элемента 2 И-ИЛИ является третьим входом блока, вход второго одновибратора является вторым входом .1015369 Я 7 Алексе Составитель ИРедактор А. Власенко ТехредЛ.Пекарь орректор И Подписн 3216/45 Тираж, 706 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., а ПП "Патент", г. Ужгород, ул. Проектная, 4 л1015369 5 10 15 блока, выход соединен с третьим входом второго элемента 2 И-ИЛИ и черезтретий одновибратор - с четвертым входом третьего элемента 2 И-ИЛИ, выход которого подключен к второму входу второго распределителя импульсов, выход первого одновибратора подключен к третьему входу первого, к четвертому входу второго и через . четвертый одновибратор - к четвертому входу первого элемента 2 И-ИЛИ, выходная шина первого распределителя импульсов является первой выходной шиной блока, один из разрядов которой соединен с первым и вторым входами четвертого элемента 2 И-ИЛИ, третий вход которого подключен к выходу первого элемента 2 И-ИЛИ, а выход является восьмым выходом блока, выходы первого, второго элементов И, пятого, шестого одновибраторов и второго элемента 2 И-ИЛИ являются вторым, первым, пятым, седьмым и третьим выходами блока соответственно, выходная шина второго распределителя импульсов является второй выходной шиной блока, один иэ разрядов которой через седьмой одно- вибратор подклЮчен к четвертому входу четвертого элемеита 2 И-ИЛИ и к третьему входу первого триггера, неинвертирующий выход второго триггера соединен с входом пятого одновибратора и является четвертым выходом блока, инвертирующий выход второго триггера соединен с входом шестого одновибратора, с третьим входом второго триггера и является шестым выходом блока.3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что первый комИзобретение относится к вычислительной технике и может быть использовано для ввода-вывода аналоговыхсигналов в ЭВМ,Известно устройство для вводавывода аналоговых сигналов в ЭВМ,содержащее аналого-цифровой преобразовательАЦП ), цифро-аналоговый преобразователь ЩАП), блок сопряженияс шинами данных и управления ЭВМ,собственно ЭВМ 1 центральный процессор, оперативное запоминающее устройство, порты ввода-вывода)13.Устройство позволяет вводить ивыводить слова АЦП-ЦАП, разрядностькоторых не превосходит разрядностишин ввода-вывода при скорости пере"дачи, не превышающей скорости портаввода-вывода. мУтатор содержит группу мультиплексоров, образующих матрицу со столбцами по числу разрядов второй входной адресной и второй входной шинданных коммутатора и со строками почислу разрядов первой входной адресной и первой входной шин данныхкоммутатора, первые, вторые, третьии четвертые входы мультиплексоровгруппы являются первым и вторым входами коммутатора соответственно,пятые и шестые входы мультиплесоровкаждой строки являются разрядамивторой входной адресной и первойвходной шин данных коммутатора соответственно, седьмые и восьмые входы мультиплексоров каждого столбцаявляются разрядами второй входнойшины данных и второй входной адресной шины коммутатора соответственно,выходы мультиплексоров являютсяразрядами входной шины коммутатора. 4. Устройство по п. 1, о т л ич а ю щ е е с я тем; что второй коммутатор содержит первый и второй дешифраторы и узел элементов 2 И-ИЛИ первая и вторая входные шины которого являются первой и второй входными шинами данных коммутатора, выходная шина подключена к первым входным шинам первого и второго дешифраторов,вторые входные и выходные шины которых являются первой входной адреснойшиной, первой выходной шиной, второйвходной адРесной шиной и второйвыходной шиной коммутатора соответственно, управляющие входы узла элементов 2 Й-ИЛИ и первого, второго дешифраторов являются первым и вторым входами коммутатора соответственно. Наиболее близким по технической .сущности к предлагаемому является устройство для ввода-вывода аналоговых сигналов в ЭВМ, содержащее канал ввода-вывода, блок сопряжения, АЦП, ЦАП и генератор импульсов, Канал ввода-вывода соединен с блоком сопряжения своими входной и выходной шинами, выход генератора импульсов подключен к тактовым входам ЦАП и АЦП, которые своими управляющими выходами подключены к блоку сопряжения, аналоговые вход и выход АЦП и ЦАП являются, соответственно, входом и выходом всего устройства, а входная и выходная шины данных ЦАП и АЦП соединены с выходной и входной шинами блока сопряжения соответственно С 231015369 нены с выходом первого и с первым входомвторого триггеров, третьи входы подключены к первым и вторым входам первого, второго и третьего элементов 2 И-ИЛИ и являются четвертым входом блока, вход первого одновибратора соединен с первыми входами первых триггера и распределителя импульсов и является шестым входом блока, второй вход второго триггера подключен к первому входу второго распределителя импульсов, к второму вхоДу первого триггера, к второму входу первого распределителя импульсов и является пятым входом блока, третий вход третьего элемента 2 И-ИЛИ является третьим входом блока, вход второго одновибратора является вторым входом блока, выход соединен с третьим входом второго элемента 2 И-ИЛИ и.через третий одновибратор - с четвертым входом третьего элемента 2 И-ИЛИ, выход которого подключен к второму входу второго распределителя импульсов, выход первого одновибратора подключен к третьему входу первого, к четвертому входу второго и через четвертый однсвибратор - к четвертому входу первого элемента 2 И-ИЛИ, выходная шина первого распределителя импульсов является первой выходной шиной блока, один из разряддв которой соединен с первым и вторым входами четвертого элемента 2 И-ИЛИ, третий вход которого подключен к выходу первого элемента 2 И-ИЛИ, а выход является восьмым выходом блока, выходы первого, второгоэлементов И, пятого, шестого аднавибраторов и второго элемента 2 И-ИЛИ являются вторым, первым, пятым, седьмым и третьим выходами блока соответственно, выходная шина второго распределителя импульсов является второй выходной шиной блока, один из раз-. рядов которой через седьмой одно- вибратор .подключен к четвертому входу четвертого элемента 2 И-ИЛИ и к третьему входу первого триггера, неинвертирующий выход второго триггера соедичен с входам пятого адновибратора и является. четвертым выходом блока, инвертирующий выход второго триггера соединен с входом шестого одновибратора, с третьим входом второго триггера и является шестым выходом блока.Кроме того, первый коммутатор содержит группу мультиплексоров, образующих матрицу со столбцами по числу разрядов второй входной адресной и второй входной шин данных коммутатора и со строками по числу разрядов первой входной адресной и первой входной шин данных коммутатора, первые, вторые, третьи и четвер тые входы мультиплексоров группы .являются первым и вторым входами коммутаторасоответственна, пятые 15 Недостатком известного устройства является точность, связанная с ограничением разрядности вводимого и выводимого кода отсчета аналоговой величины при заданной максимальной скорости ввода-вывода и малой .разряд . костью шнн данных канала.Цель изобретения - повышение точности устройства.Указанная цель достигается тем, что в устройство для ввода-вывода 10 аналоговых: сигналов, .содержащее канал ввоДа-вывода, .входная и выходная шины которого подключены к первым входной и выходной .шинам блока сопряжения, генератор импульсов, цифра-аналоговой и аналого-цифровой преобразователи, первые .выход цифроаналогового и вход аналого-цифровога преобразователей являются выходом н входом устройства соответственно, введены первый и второй блоки памяти,2 О первый и второй коммутаторы и блок управления, входы которого с первого по шестой соединены с выходами генератора импульсов, аналого-цифрового и вторым выходом цифроаналогово-. 25 га преобразователей, с первым, вторым и третьим выходами блока сопряжения соответственно а выходы с первого по восьмой подключены к входу цифроаналогового второму входу ЗО аналого-цифрового преобразователей,. первому входу первого коммутатора, первым и вторым входам первого и второго блоков памяти и к входу блока сопряжения соответственно, пер- З 5 вая и вторая выходные шины блока управления соединены с первыми и вторыми входными адресными шинами первого и второго коммутаторов соответственно, выходная шина первого коммутатора соединена с вход О ными шинами йервого и второго .блоков памяти, первая и вторая входные шивы данных первого коммутатора соединены с выходной шиной аналого-цифрового преобразователя .и блока сопряжения соответственно, шестой выход блока управления подключен к первому . входу второго коммутатора, второй вход которого соединен с вторым входом первого.коммутатора и первым 5 О выходом блока сопряжения, а первая и вторая входные шины - с выходными шинами первого и второго блоков памяти соответственно, первая и вторая выходные шины - с второй вход ной шиной блока сопряжения и цифроаналогового преобразователя соответственно.Блок управления содержит с первого па седьмой адновибратары, первый и второй триггеры, первый и второй распределители импульсов, первый и второй элементы И, с первого по четвертый элементы 2 И-ИЛИ, первые .вход элементов И являются первым входом блока, вторые входы соедии шестые входы мультиплексоровкаждой строки являются разрядами первой входной адресной и первой входной шин данных коммутатора соответственно, седьмые и восьмые входы мультиплексоров каждого столбца являются разрядами второй входной шиныданных и второй входной адреснойшины коммутатора соответственно,выходы мультиплексоров являются разрядами выходной шины коммутатора. 10Второй коммутатор содержит первыйи второй дешифраторы и узел элементов 2 И-ИЛИ, первая и вторая входныешины которого являются первой ивторой входными шинами данных коммутатора, выходная шина подключенак первым входным шинам первого ивторого дешифраторов, вторые входныеи выходные шины которых являютсяпервой входной адресной шиной, первой выходной шиной, второй входнойадресной шиной и второй выходнойшиной коммутатора соответственно,управляющие входы узла элементов2 И-ИЛИ и первого, второго дешифраторов являются первым и вторым входа 25ми коммутатора соответственно,На фиг. 1 представлена схемапредлагаемого устройства, на фиг.2 схема блока управления, на фиг. 3схема первого коммутатора, на фиг,4 тсхема второго коммутатора, на фиг.5 схема блока памяти, на фиг. б - схема первого дешифратора, на фиг, 7схема второго дешифратора, на фиг.8 схема блока сопряжения; на фиг. 9 - 35схема ячейки памяти, на фиг. 10 и11 - временные диаграммы сигналовдля режимов "На ЭВМ" и "От ЭВМ".Устройство содержит канал 1 ввода-вывода, блок 2 сопряжения, аналого-цифровой и цифро-аналоговый преобразователи 3 и 4, генератор 5импульсов, первый и второй блокиб и 62 памяти, блок 7 управленйя, первый и второй коммутаторы 8 45и 9, с первого по седьмой одновибраторы 10- 10 , с первого по третийтриггерй 11- 11 , первый и второйраспределители 1и 122 импульсов, с первого по шестой элементы И 5013 -13, с первого по пятый элемейты 2 И-ИЛИ 14.,-14 , группу мультиплексоров 15 -15, первый и второй дешифраторй 16 и 16 , узелэлементов 2 И-ИЛИ 17, группу ячеек18 - 189 хранения, первый и второйшийные формирователи 19 и 19, дешифратор 20 адреса, формирователь21 импульса, шифратор 22, переключатель 23 режима, переключатель"Сброс" 232, разрядные линии строк , 60и столбцов выходной шины узла 17,24 24 8 и 25 25диаграммыпряженйй блока 7 управления.на шестом входе 26, восьмом выходе 27, наразрядных линиях первой выходной 65 шины 28- 28, выходе первого триггера 29, входах с первого по третий.30-32, на разрядных линиях второйвыходной шины 33 - 338, на четвертом, шестом, пятом и седьмом выходах 34 - 38, третьем выходе 39,диаграмма данных на выходной шинеблока 40 сопряжения, моменты сменысостояний Т, Й, 6, номера воздействующих импульсов И - 1 Чаформирователь 13 выполнен ввиде набора элементов И, по одномуна каждую линию входной шины, которые сгруппированны в соответствии слинейными и шинными выходами. Формирователь 192 содержит набор элементов И с повышенной нагрузочной способностью, сгруппированные в соответствии с линейными и шинными входами, выходы элементов И образуют выходную шину формирователя 192.Шифратор 22 состоит из набораэлементов 2 И, на первых входах которых установкОй потенциалов "1" или"0", реализуют требуемый код, а навторые входы подается одиночныйимпульс, при этом выходы элементов2 И образуют выходную шину шифратора 22. формирователь 21 обеспечивает формирование одиночного импульсасинхронного и синфазного с последовательностью тактовых импульсовот ЭВМ. Узлы одновибраторов 10-10формируют импульс по переднемуфронту входного сигнала, одновибраторы с инвертирующими входами формируют импульс по заднему фронтусигнала,Блоки б и 62 идентичны, каждыйиз них содержит девяносто шестьячеек 18- 189 бхранения, образующихматрицу йз двенадцати строк и восьми столбцов, причем первые входыячеек соединены с первым входомблока памяти, а их вторые входы -с вторым входом блока памяти, Выход и третий вход каждой ячейкиявляются линиями соответственновыходной и входной шин блока памяти.Ячейка хранения содержит элемент Ии триггер, причем первый и второй вхвходы элемента И являются третьим ипервым входами ячейки. Выход первоговентиля подключен к входу установки в "1" триггера, вход установкив "0" и выход которого являются вторым входом и выходом ячейки хранения. Узел 17 подключает выходы бло"ков б либо б к дешифраторам 16 и16, состоит йз 96 элементов2 ИИИЛИ, выходы которых образуют выходную шину узла 17, кроме того,линии выходной шины блока б подключены к первым входам первых 2 И,линии выходной шины блока б - кпервым входам вторых 2 И, а вторыевходы первого и второго 2 И, причемдля второго 2 И этот вход инвертирующий, объединены и подключены к первому входу коммутатора 9. Дешифратор 16 выполнен в виде восьми мультиплексоров 159-.15 , для каждого иэ которых первую группу входов соединяют с управляющим входом 5 дешифратора 16, вторая группа входов подключена к линиям второй в входной шины дешифратора 16 (адрес строки матрицы памяти ), а третья группа входов К -го мультиплексора 10 подключена к тем линиям первой входной шины дешифратора 16, которые соответствуют выходам ячеек храненияК -го столбца матрицы памяти считывания. Дешифратор 162 содержит две-)5 надцать мультиплексоров 15 опервая группа входов каждого мультиплексора подключена к инвертирующему управляющему входу дешифратора 1 б 2, вторая группа входов соединена с линиями второй входной шины дешифратора 162 (адрес столбца матрицы памяти ), а третья группа входовп -го мультиплексора соединена с линиями первой входной шины дешифратора 162, которые соответствуют выходам 25 ячеек хранения и -ой строки матрицы памяти считывания.Устройство работает следующим образом.Аналоговый сигнал поступает на 3 О вход преобразователя 3, в котором преобразуется в 12-разрядный арифметический код и подается на первую входную шину данных коммутатора 8, который, в соответствии с адресом столбца записи ( первая входная адресная шина коммутатора 8 ), подает импульс записи "1" в те ячейки 18- 1896 хранения блока били 62, которые, во-первых, принадлежат выб-. ранному столбцу записи, а во-вторых,. соответствуют позициям в 12-разрядном арифметическом коде, принявшим значения "1". После заполнения одного блока памяти, запись продолжается в другом, а из первого блока па мяти организуется считывание 8-разрядных слов, набранных по строкам другого блока б. или 62 памяти, для чего на вторую входную адресную.шину коммутатора 8 подается адрес 5 О строки считывания и 8-разрядное слово данных пересылается в блок 1.Аналогично происходит вывод из ЭВМ, а именно: 8-разрядное слово данных от блока 2 подается на вторую входную шину данных коммутатора 8, в котором организуется запись слова данных в строку одного блока б па-, мяти, а из другого блока памяти выбирается 12-разрядное.слово, соответствующее содержимому столбца памяти, и посредством коммутатора 9 пересылается на входную шину преобразователя 4, который преобразует цифровой код в аналоговый сигнал и подает его на вход устройства. Генератор 5 65 задает частоту дискретизации ЦАП-АЦП. Блок 2 подчиняет работу всех других блоков устройства требованиям интерФейса канала 1. Блок 2 Формирует сигнал "Запрос ЭВМ", который опредедяет темп считывания/записи 8-разрядных слов данных в (из) ЭВМ иэ /в блоков 6и б, а также инициирует запись/считывание 12-разрядных арифметических кодов АЦП/ЦАП в .блоки памяти.В режиме загрузки ЭВМ от источника аналогового сигнала ( режим фНа ЭВМ" ) код адреса (первая выходная шина формирователя 19) и строб адреса (первый выход формирователя 19), поступающие от блока 4 на блок 2 по выходной интерфейсной шине, служат указанием блоку 2 начать подготовку слова данных для выдачи в.блок 1; начало передачи слова данных (вторая входная шина формирователя 19) совпадает с передачей кода прерывания (первая входная шина формирователя 19 р ) и его строба сопровождения .(первый вход узла 19 ), передавае-. мых на канал 1 по его входной интерфейсной шине.В Режиме выдачи данных ЭВМ на приемник аналогового сигнала (режим "От ЭВМ"),.код прерывания и его строб сопровождения ( второй вход формирователя 19), служат указанием для блока 1, что слово данных (вторая выходная шина Формирователя 19 ) начало которого совпадало с. кодом адреса и стробом адреса (второй выход Формирователя 19) воспринят блоком 2 и может быть заменен новым словом. Строб сопровождения с первого или второго выхода формирователя 19 поступает, соответственно, на первый или второй входы элемента 14 , а с его выхода - на второй вход элемента 14), Если код адреса, поступающий на входную шину дешифратора 20, соответствует присвоенному адресу данного блока 2, то потенциал "1 ф на выходе дешифратора 20 разрешит стробу сопровождения, который является импульсом "Запрос ЭВМ, с второго входа элемента 14 поступить на трений выход блока 2 и далее на шестой вход блока 7, который, в соответствии с приведенным ниже алгоритмом работы, отвечает импульсом фОтвет Вуф(восьмой выход блока 7, ВУ-внешнее устройство ). Этот импульс поступает на управляющий вход формирователя .21, который формирует одиночный импульс из последовательности синхроимпульсов ЭВМ (третий выход формирователя 19)Данный одиночный импульс подается на входы шифратора 22 и элементов 14и 143, причем, поступая в шифра-.тор 22, он Формирует параллельныйимпульсный код прерывания, стробсопровождения которого подается напервый или второй входы формирователя 192 в зависимости от положенияпереключателя 23, т. е. от потенциала на первом неинвертирующем и инвертирующем входах элементов 14 и143 соответственно2Два блока памяти введены дляреализации асинхронного режима "Запись/считывание" как в направлении"На ЭВМ", так и "От ЭВМ". Каждаяячейка хранения блока памяти имеетвход сброса в "0" (второй вход) ивход "Запись 1" (третий вход)последний открыт для импульса записи в том случае, если данный блокпамяти выбран для записи (на первомвходе ячейки хранения "1"), Выходныешины первого и второго блоков памяти подключены к узлу 17, который 20коммутирует на свою выходную шинуту шину входа, которая соответствует блоку памяти "Считывание".Затем дешифратор 16 производит дешифрацию 96-разрядного кода так, что 25на выходной шине дешифратора 16 имеем 8-разрядное слово данных, соответствующее содержимому строкиблока памяти "Считывание"Адресстроки подается на первую входную 30адресную шину коммутатора 9. С первой выходной шины данных коммутатора 9 в разрядное слово данных подается на блок 2 и далее на канал 1,В режиме "От ЭВМ" активен дешифра-тор 16 и на его выходной шине 12.разрядное слово, соответствующеесодержимому столбца блока памяти"Считывание", Адрес текущего столбца подается на .вторую адресную шинукоммутатора 9, С второй выходной шины данных коммутатора 9 12-разрядное слово данных поступает на входную шину АЦП. Выбор строки и столбца блока памяти осуществляетсяподачей потенциала "1" на соответствующую линию первой выходнойадресной шины ( адрес строки ) и второй выходной адресной шины (адресстолбца ) блока 7, На остальных линиях указанных шин поддерживаетсяпотенциал "0",Работа блока 7 управления сводится к следующемуВ начале сеанса обмена переключатели 231 и 232 блока 2 задают 55режим работы "На ЭВМ" или "От ЭВМ"и начальную установку блока 7, Приэтом на прямом выходе триггера 112и выходе триггера 11 устанавливается потенциал "0", йа всех линияхпервой выходной адресной шины уста-60навливается "0", на первой линиивторой выходной адресной шины устанавливается "1", на остальных линиях этой шины "0", что соответствует выбору первого столбца памяти. 65 С приходом первого импульса "ЗапросЭАМ" на выходе триггера 11 устанавливается "1" ( фиг. 11, 29 йричемпо фронту перехода от "0" к "1"срабатывает триггер 112, на прямомвыходе которого устанавливается"1", одновибратор 10 по переднемуфронту сигнала сформйрует одиночныйимпульс "Сброс памяти 1" ( фиг. 11,36)б, одновременно на инверсномвыходе триггера 11 устанавливается"0". Потенциал "1" на вторых входахэлемейтов 13 и 13 разрешает импуль-.сам "Такт" ( Фиг. 11, 30 ), поступающим на первые входы элементов 13и 13 в дальнейшем проходить на второй выход блока 7 "Пуск АЦП", длярежима "На ЭВМ" (или на первый выходблока 7"Пуск ЦАП", для режима "ОтЭВМ",), Импульс "Запрос ЭВМ" поступаеттакже на первый вход распределителя12 и приводит к установке "1" напервой линии выходной шины распределителя 12 , что соответствует выбору первой строки в матрице храненияблока памяти, Таким образом, по переднему фронту первого импульса"Запрос ЭВМ" для блока б устанавливается режим "Запись" ( фиг. 10,.34 производится очистка элементовхранения первого блока памяти(Фиг. 10, 36 ), а для блока б устанавливается режим считывания(фиг, 10, 35 ). Кроме этого, установлен адрес первой строки матрицыхранения (фиг. 10, 28) и разрешено начать преобразование АЦП илиЦАП (Фиг, 11 и 12 ). По заднему фронту первого импульса "Запрос ЭВМ" одновибратор 10 формирует одиночныйимпульс, который.в режиме "На ЭВМ"поступает на восьмой выход блока 7и является импульсом "Ответ ВУ"(фиг. 10, 27 ), а в режиме "От ЭВМ"этот импульс поступает на третийвыход блока 7 и является импульсомзаписи в память (фиг. 10, 32 ), позаднему фронту которого одновибратор 104 формирует импульс "Ответ ВУ"поступающий на восьмой выход блока 7Описанное прохождение импульса обеспечивается подачей потенциалов "1"(режим "На ЭВМ" ) или "0" (режим "ОтЭВМ") на соответствующие входы элементов 14 и 14На инвертирующийвход элемента 14+ подан потенциал"0" с двенадцатой линии выходнойшины распределителя 12, которыйразрешает прохождение ймпульса свыхода элемента 14 на восьмой выход блока 7. Так будет до тех пор,пока не поступит одиннадцатый импульс"Запрос ЭВМ", по переднему Фронтукоторого на двенадцатой линии вы-.ходной шины распределителя 12установится "1" (фиг. 10, 28 ), данныйпотенциал обеспечивает выбор двенадцатой строки матрицы храненияпамяти, а также запрещает импульсу .с выхода элемента 14 проходить навосьмой выход блокаОтсутствие фОтвет ВУ" приводитк тому, что канал 1, скорость ввода-вывода данных которого выше скорости работы АЦП или ЦАП, находитсяв состоянии Ожидания"Ответ ВУ"посылается по заполнении блока памяти записи режим "На ЭВМф) словамиданных АЦП или по опустошении блокапамяти считывания режим фОт ЭВМ"), 10В обоих случаях это сопровождаетсясбросом в "0" потенциала на восьмойлинии (фиг. 10,33) выходной шиныраспределителя 122 т.е. обращениек восьмому столбцу матрицы хранениязакончено), Одновибратор 10 формирует одиночный импульс, который поступает на третий вход элемента 14,разрешен потенциал "1" с двенадцатой линии выходной шины . распределителя 12 и проходит на восьмойвыход блока 7 как импульс "Ответ ВУ"фиг. 10, 27 ),после чего блок 1 можетпослать новую серию из двенадцатиимпульсов "Запрос ЭВМ".Как указывалось выше, переднийфронт первого импульса "Запрос ЭВМ"фиг. 10, 26 ) разрешает тактовымимпульсам с первого входа блока 7 .поступать либо на первый, либо второйвыходы блока 7, В режиме фНа ЭВМ", 30импульс, поступающий со второговыхода блока 7 на второй вход АЦП 3,производит пуск АЦП, который, закончив преобразование, посылает на второй вход блока 7 потенциал "1" 35фиг, 10, 31) АЦП закончил преобразование, цифровой код готовОдновибратор 102 по входному перепаду фО" - "1" формирует импульс,который, пройдя элемент 142, поступает на третий выход блока 7 как им"пульс записи в память фиг. 10, 32).При этом цифровой код на выходнойшине АЦП записан в столбец матрицы хранения памяти. По заднему фронту импульса записи в память, одновибратор 103 формирует импульс, который, пройдя элемент 143, поступитна второй счетный вход узла 12 йи приводит к выбору адреса второгостолбца матрицы памяти на первой 50фиг. 10,34) линии устанавливается "0" фиг. 10, 33), на второй линии 11 ффиг. 10, 34), В режиме "От ЭВМ" импульс, поступающий с первого выходаблока 7 на управляющий вход ЦАП, про изводит пуск ЦАП, при этом на второмвыходе ЦАП устанавливается "0"фиг. 11, 39 ). По окончании преобра-зования цифра-аналог, ЦАП посылаетна третий вход блока 7 потенциал"1", который поступает на третий входэлемента .14 З второй вход распределителя 12 2, а его перепад "Оф - "1 ф ,приводит к выбору адреса 2 столбца записи матрицы памяти на 2 линии устанавливается "1" 33 на фиг. 11)Скорость цифрового потока от АЦЛ и на ЦАП задается тактовой частотой генератора 5, а Смена адреса строки записи/считывания производится по окончании преобразования АЦП/ЦАП.Восьмой импульс тактовой послЕДО- вательности первый вход блока 7) обуславливает установление начального положения распределителя 12(фиг. 10, 11 - 33-338), при этом сброс в "Оф потенцйала на восьмой линии ВыхОднОЙ шины (338)приводит к формированию одновибратора 10 импульса, который сбрасывает триггер 11 в "Оф, Потенциал 10" на выходе триггера 11 запрещает импульсам тактовой последовательности производить пуск АЦП/ЦАП до тех пор, пока не поступит импульс "Запрос ЭВМф (фиг. 10,.11). Первый импульс второй серии из 12 импульсов "Запрос ЭВМ" приведет к описанному выше, с той только разницей, что триггер 11 будет установлен в "1" по инверсному выходу. При этом одновибратор 106 формирует импульс очистки элементов хра- нения фиг. 11, 37) блока 6 седьмой выход блока 7), для блока 6 установлен режим "Считывания". Экономический эффект предлагаемого устройства состоит в том, что введение внешней буферной памяти позволяет оптимально использовать каналпрямого управления, БуФерная пайять,выполненная в виде двухвходовой оротогональной памяти, играет роль матрицы А, содержащей 12 строк и М=8столбцов. При вводе информации матрица А заполняется по столбцам М-.разрядными арифметическими кодами цифровых отсчетов сигнала с выхода АЦП стактовой. частотой 8 кГц.Далее происходит транспонированиеэтой матрицы, т. е, записанная вней информация считывается по М-разрядным строкам и направляется вканал ЭВМ с тактовой частотой 12 кГц.Сформированные при этом коды не имеют арифметического смысла, а запоми-наются в ОЗУ в качестве М-разрядныхбитовых строк. После заполнения. ОЗУпроизводится восстановление истинныхзначений отсчетов программнымисредствами ), их хранение, обработкаи т, и.При выводе информации из ЭВМ всеуказанные операции выполняются вобратном порядке,Из изложенного следует, что предлагаемое устройство решает поставленную техническую задачу .и обеспечивает положительный эффект по отношению к прототипу, 1015369