Аналого-цифровой преобразователь

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскннСоциалистическихРеспублик 1 и 884127(23) Приоритет Ркударстюный квинтет СССР ао делан нзебретеннй н втнрцтнй(088.8) Опубликовано 23,11.81. Бюллетень Рй 43 ВДата опубликования описания 23,11,81 А, И, Диянов, И. Н. Мазов, Ю. В, Попубабкин, В, П. Сафронов и В. М. Шпяндин(72) Авторы изобретения и 7) Заяви АНАЛОГО-ЦИ И ПРЕОБРАЗОВАТЕЛ ние 1 пь обОднако иэвепадает низкими3ми, так как прете происходит стный преобразодинамическимиобразование во методу пора Войства аждом такрядного 1Изобретение относится к измерительной,и вычислительной технике и может быть использовано дпя преобразования аналоговых сигналов в код.Известен аналого-цифровой преобразователь, содержаший два пороговых эпемента, преобразователь код-напряжение, регистр, логический блок, распределитель импульсов, эпемент запрета и генератор импульсов, выход которого посредством элемента запрета соединен с входом раопредепитепя импульсов, выходы последне го через логический бпок и регистр соединены с входами преобразователя код напряжение, причем выход преобраэоватепя код-напряжение присоединен к соответ ствующим входам пороговых элементов, усилитель разности, переключающий бпок, триггер, допопнитепьный преобраэоватепь код напряжение, регистр-счетчик, дополнительный логический блок, причем входы усилителя разности присоединены соответ ственно к выходу допопнительного преобразоватепя код-напряжение и входу одного иэ пороговых элементов, соединенному с шиной преобразуемого сигнала, в выход усилителя разности присоединен к второму входу другого первого элемента, выходы пороговых элементов через перекпючаюший бпок, управпяюшие входы .которого соединены с выходами триггера вход которого подкпючен к выходу распределителя импульсов, присоединены к входу логического блока, один иэ выходов триггера соединен с управпяюшим входом элемента запрета и входом дополнительного логического блока, другие входы по спеднего присоединены к входам распр 5делителя импульсов, а выходы регистра через дополнительный логический блок и регистр-счетчик соединены с входами дскб.попнительного преобразователя код-напря 884127388 уравновешивания, которое имеет большие динамические погрешности.Цель изобретения повышение динамической точности преобразователя. Поставленная цепь достигается тем,что в аналого-цифровой преобразователь,содержащий преобразователь код-напряжение, усилитель разности, один вход которого соединен с выходом преобразователя код-напряжение, другой - с шиной преобразуемого сигнала, блоки первый, второй и третий, выходы блока управлениясоединены с соответствующими первымивходами логического блока, а выходы последнего присоединены к входам регистра-счетчика, выходы старших разрядовкоторого соединены с входом преобразователя код-напряжение, введены дополнительные преобразоватепч код-напряжение,коммутатор, блок последовательно соедийенных элементов аналоговой свертки,блок компараторов, преобразователь кода,блок определения знака и значения производной, дополнительный логический блок,выходы которого соединены с счетнымивходами младших разрядов регистра-счет.чика, а входы - с выходами старших разрядов преобразователя кода, причем выходы дополнительных преобразователей коднапряжение соединены с соответствующими входами усилительных каскЬдов усилителя разности, а входы - с выхода ми младших разрядов регистра-счетчика,при этом выходы блока последовательносоединенных элементов аналоговой свертки через блок компараторов и преобразователь кода присоединены соответственно к вторым входам логического блока,а вход блока последовательно соединенных элементов аналоговой свертки черезкоммутатор соединен с шиной преобразуемого сигнала и выходами усилительныхкаскадов усилителя разности, управляющий вход коммутатора присоединен к пятому выходу блока управления, четвертыйвыход которого соединен с управляющими входами дополнительного логического, блока и регистра счетчика, и импульсным входом блока определения знака изначения производной, а шестой выходсоединен с входом управления последнего, вход которого соединен с шинойпреобразуемого сигнала, при этом егопервые выходы соединены с входамимладших разрядов дополнительных преобразователей код-напряжение, а вторыевыходы - с счетными входами младшихразрядов Регистра счетчика, 4127 16 5-ом и 3-ем разрядах, на фиг, 5 - тоже, коррекция происходит в 5, 4 и 3-ем разрядах; на фиг. 6 - диаграмма процес 2 й случае когда производная положительная 40 45 23 ЗО 33 На фнг. 1 представлена структурная схема аналого-цифрового преобразователя; на фиг, 2 - диаграмма работы блока 3 управления; на фиг. 3 - пример снятия кода 13 - разрядного ЛЦП, при коррекции 9-го и 5-го разрядов; на фиг. 4- диаграмма процесса преобразования изменяющегося входного сигнала в 7-разрядном АЦП, коррекция происходит в са преобразования в 2-х тактном АЦПпри выходе входного сигнала иэ зоны коррекции; на фиг. 7 диаграмма процесса преобразования в 2-х тактном АЦП, в котором используются на последнем такте два корректирующих разряда и блок определения знака и значения производной, в(а) и отрицательная (б),Преобразователь содержит преобразователь 1 код-напряжение (ПКН), усилитель 2 разности, блок 3 управления, логический блок 4, регистр-счетчик 5, дополнительные ПКН 6, коммутатор 7, блок8 последовательно соединенных элементованалоговой свертки, блок 9 компараторов,преобразователь 10 кода, дополнительныйлогический блок 11, блок 12 определения знака и значения, производной, усилительные каскады 13, элементы 14 совпадения, триггеры 15 памяти, элементыИЛИ 16, и элементы 17 совпадения, элементы 18 аналоговой свертки и элементы 19 совпадения, элемент 20 цифровойзадержки, элемент 21 аналоговой задержки, усилитель 22 разности, компараторы23, триггеры 24 памяти. элементы 25 совпадения и элемент 26 цифровой задержки.Преобразователь работает следующим образом,В начальный момент времени(фиг. 2) сигнал с блока 3 управления подключает к входу блока 8 последовательно соединенных элементов аналоговой свертки через коммутатор 7 шину преобразуемого сигнала. В этот же момент времени сигнал с блока 3 управления разрешает запись информации (открыты элементы 14 совпадения старших разрядов в логическом блоке 4) в старшие разряды регист ра-счетчйка 5. Входной сигнал последова тельно преобразуется в элементах аналоговой свертки 18 и блоке 9 компараторов в отраженный код, Этот код в преобразователе 10 кода преобразуется в двоичный позиционный и записывается также5 884127 Ьпоследовательно, начиная с старшего раз- ем выходного напряжения каскада усилцряда, в регистр-счетчик 5 старших раз- теля 2 разности (усиленное значение разрядов и преобразователь 1 код-напряже- ности между значением входного сигналание, в результате чего начинает происхо- и значением компенсирующего напряжедить компенсация входного сигнала О,(ния преобразователя код-напряжение 1 )компенсирующим напряжениемс выхо- и значением компенсирующего напряженияда преобразователя 1 код-напряжение на дополнительного преобразователя 6 кодусилитече 2 разности. напряжение,По истечению некоторого интервала Аналогичная отработка выходного навремениФ,1-1.определяемого переходны потяжения отдельных каскадов 13 усилими процессами в элементах 18 аналого- теля 2 разности компенсирующим напрявой свертки и блоке 9 компараторов, а жением происходит в каждом каскаде 13также задержками в преобразователе 10 усилителя разности до тех пор, пока цекода, логического блока 4, Сигнал с бло- будет подключен выход всего УсилителЯка 3 управления переключает канал в ком 2 Разности к входу блока 8, В этом слумутаторе 7, в результате чего ко входу чае информация не записывается в реблока 8 последовательно соединенных гистр-счетчик 5, так как элементы 14элементов аналоговой свертки подключа- совпадения логического блока 4 закрыется выход первого усилительного каска- ты сигналами с блока 3 управления, Ицфорда 13 усилителя 2 разности. И в эт(т 2 о маш 1 я о младших разрядах снимаетсяже момент времени 1 закрываются эле- с преобразователя 10 кода.менты 14 совпадения старших разрядов По окончании процесса преобразованияв логическом блоке 4 и открываются эле- по сигналу с блока 3 управления происхоменты 14 совпаденияболее младших раз- дит коРРекция кода, который хранится вРядов соответствуюшими сигналами блока 2 З Регистре-счетчике 5, Коррекция кода при 3 управления. Начинается установление меняется для того, чтобы снизить требопереходного процесса в блоке последова- вания по точности к блоку 8, погрешностьтельно соединенных элементов 8 аналого функции преобразования которого можетвой свертки, который проходит с эквива- изменяться в пределах +Я ( где Члентной постоянной времециС =-ФС+.х ЗЭ ступень квантования старших разрядов, атакже чтобы скорректировать дицамическоц-напряжение;кую погрешность, которая накапливаетсяпостоянная времени одного каскада 13 в процессе преобразования. Для того,усилителя 2 разности- постоянная чтобы пРоизводить одностоРоннюк коррек Явремени блока 8 последовательно соеди- . цию кода (пРименЯть неРевеРсивный счет 33ненных элементов аналоговой свертки. чцк),.необходимо сместить функцию преПо мере установления переходного про- образования блока 8 на значение (",)/у, Вцесса, который устанавливается послед этом случае корректирующими разрядамивательно на выходе каждого элементаявляются старшие разряды кода дополни 18 аналоговой свертки, начинается запись тельных преобразователей 6 код-цапряжеинформации в регистр-счетчик 5 и на вы ние и преобразователя 10 кода, Ицформаходе дополнительного преобразователя ция о значении входной величины снимакод-напряжение 6 устанавливается компен- ется с триггеров 15 регистра-счетчикасирующее напряжение. По истечении неко, кроме корректирующих разрядов, и сторого интервала времени-Ф, код2 3 д 43преобразователя 10 кода также, кромезначения усиленной Разности входного корректирующего разряда.сигнала и компенсирующего напряжения На фиг, 3 показан пример снятия копреобразователя 1 код-напряжение запи- да у 13 ти разрядного АЦП, в которомсывается в регистр-счетчик 5, после че- используются рва 5-разрядных преобразого закрываются элементы 14 совпадения вателя код-напряжение, Весь цикл преоб 50сигналом с блока 3 управления, подключа- Разования протекает за три такта, причемется следующий каскад 13 усиления в информация с регистра-счетчика снимаетусилителе 2 разности к входу блока 8 ся следующим образом: пять старших разпоследовательно соединенных элементов рядов (13-9 разряды) снимаются непоаналоговой свертки сигналом с блока 3Исредственно с триггеров 15 регистрауправления и открываются следующие счетчика 5; следующий разряд являетсяэлементы 14 совпадения, в логическом корректирующим, четыре оставшихся разблоке. 4. Начинается преобразование зиа- ряда регистра-с;четчика являются инфорчения усиленной разности между значени- мационными и снимаются также с тригге 884127 8ров 15 регистра-счетчика 5, младшие разряды снимаются с преобразователя 10 .кода, кроме его старшего разряда, который является корректирующим для более старших разрядов.На фиг, 4 изображена диаграмма опре)вселения кода значений входного сигнала, имеющего положительную и отрицательную производную. Процесс преобразования протекает в три такта, причем на каждом такте определяются три разряда. На втором и третьем тактах стершие разряды являются корректирующими, а не информационными. Таким образом, выходной код-семиразрядный, двоичный, На первом такте 1-1 д определяются три старших разряда и одновременно начинает устанавливаться напряжение на выходе первого п- образователя код-напряжение ОВ момент .Ь информация о трех старших разрядах полностью записана в регистр-счетчик 5, и схемы 1 4 совпадения этих разрядов в логическом блоке 4 закрываются а открываются следующие схемы совпадения, Во втором такте 6-Ьпротекает переходный процесс в каскаде усилителя 2 разности и блоке 8, и, одновременно, по мере определения разрядов, информация о их значении записывается в ре гистр-счетчик 5, и значит, и в преобразователь 6 код-напряжение, т.е. происходит установление компенсирующего напря 13 кьВ момент времени 1 закрываются элементы 14 совпадения в логическом блоке 4 и через некоторое время Ф,-Е 4 происходит установление переходного процесса в последнем усилительном каскаде 13 усилителя 2 разности и блоке 8 и информацию о младших разрядах можно сни мать с преобразователя 10 кода (кроме корректирующего разряда) в момент времени 6. В этот же момент времени про.изводится коррекция кода в старших раз рядах. На фиг. 4 показаны максимально допустимые значения скорости изменения входного сигнала при отрицательной и положительной производных. При отрицательной производной входного сигнала коррекция не производится. При положительной производной производится коррекция как старших, так и более младших разрядов, так как значение входной величины на втором такте пересекает значение кванта ИЦ старших разрядов, а код регистра счетчика 5 соответствует (М) Я значению кванта, Это видно по установлению компенсирующего напряжения (3. На третьем такте значение входной величины также больше значения кванта И Ча код регистра-счетчика 5 соответствует (И) Ц значению кванта, Поэтомупо сигналу с блока 3 управления черезэлементы 17 совпадения регистра-счетчика 5 происходит коррекция кода в старших разрядах (добавляется единица) ичерез элемент 19 совпадения в дополнительном логическом блоке в более млад 1 й щих разрядах (также добавляется единица) регистра-счетчика 5. Корректируеъся не только динамическая погрешность,а и другие виды погрешностей, т,е. сумма статической и динамической погрешностей, что позволяет повысить частотные свойства блока 8 за счет использования грубых узлов элементов аналоговой свертки, а значит более высокочастотных,Для повышения допустимой скоростиизменения входного сигнала необходимона последнем такте вводить не один,.анесколько корректирующих разрядов, Нафиг. 5 показан процесс аналого-цифрового преобразования при увеличении числакорректирующих разрядов до двух. Тогдадопустимая скорость входного сигналавозрастает в три раза по сравнению с допустимой скоростью входного сигнала,изображенной на фиг. 4. В этом случаенеобходимо функцию преобразования сместить на значение 3(ЯЯ на последнемтакте. Так как она смещена на предыду. щих тактах на Ф/29, на последнем тактесмещение достигается за счет смещенияЭЗпоследнего усилительного каскада 13 вусилителе 2 разности на значение Ц, Кор-рекция производится аналогично предыдущей, кроме коррекции младших разрядоврегистра-счетчика 5, когда корректируют 40ся вначале более страший разряд регист-,ра-счетчика 5 через элемент 19 совпа-.дения дополнительного логического блока11, а затем через время, равное времени задержки элемента 20 задержки допол 4нительного логического блока 11, корректируется младший разряд регистра-счетчика 5,Блок 8 можно выполнить на последо 1- вательно соединенных каскадах сразной функцией преобразования, а также на касакадах, каждый из которых имеет О-Образную функцию преобразования или же на еще большем количестве параллельно соединенных узлов с Ч -образной функфф цией преобразования (так называемой параллельной сверткой входного сигнала).Конкретное исполнение блока 8 (соотноОшение количества последовательных кас88412дится коррекция регистра-счетчика 5, взависимости от состояния старших разрядов преобразователя 10 кода, а затем,после некоторой задержки, определяемойпереходным процессом в регистре-счетчике 5 (элемент 26 задержки), заносится код значения веса, равного 2 Ц, в регистр-счетчик 5 по сигналу с инока 3управления и блока 12. Для этого необ,ходимо дополнительное смешение послед Онего каскада 13 в усилителе 2 разности на 2 С.,попустимая скорость при этомвозрастает по сравнению со случаем,изображенным на фиг, 5, почти в два раза. К блоку определения производной особых требований не предъявляется, погрешность определения знака производной колеблется в пределах значений +(фиг.7 ).Изобретение обеспечивает повышениединамической точности аппаратуры для высокоточного кодирования быстроизменяюшихся сигналов, Особенно большой выигрыш в динамической точности достигается при построении высокоточных АЦПс количеством разрядов не меньшим 10+ 2311, что позволяет реализовать многоразрядный АЦП (14-15 двоичных разрядов)с высокими динамическими характеристиками баз аналогового запоминающегоустройства на входе преобразователя. 3 рПри этом апертурное время преобразователя определяется так же как у параллельных АЦП.33ф ормула изобретения. Аналого-цифровой. преобразователь, содержащий преобразователь код-напряжение, усилитель разности, один вход кото рого соединен с выходом преобразовате ля код-напряжение, другой с шиной преобразуемого сигнала, блоки первый, второй и третий, выходы блока управления соединены с соответствующими первыми входами логического блока, а выходы по следнего присоединены к входам регистра-счетчика, выходы старших разрядов 7 12которого соединены с входом преобра -зователя код-напряжениео т л и ч аю ш и й с я тем, что, с целью увеличения динамической точности, в него введены дополнительные преобразователикод-напряжение, коммутатор, блок последовательно соединенных элементов аналоговой свертки, блок компараторов, преоб-разователь кода, блок определения знакаи значения производной, дополнительныйлогический блок, выходы которого соединены с счетными входами младших разрядов регистра-счетчика, а входы - свыходами старших разрядов преобразователя кода, причем выходы дополнительных преобразователей код-напряжениесоединены с соответствующими входамиусилительных каскадов усилителя разности, а входы - с выходами младших разрядов регистра-счетчика, при этом выходы блока последовательно соединенныхэлементов аналоговой свертки через блоккомпараторов и преобразователь кода присоединены соответственно к вторым входам логического блока, а вход блока последовательно соединенных элементов аналоговой свертки через коммутатор соединен с шиной преобразуемого сигнала и выходами усилительных каскадов усилителяразности, управляющий вход коммутатора присоединен к пятому выходу блокауправления, четвертый выход которогосоединен с управляющими входами дополнительного логического блока и регистрасчетчика, и импульсным входом блока определения знака и значения производной,а шестой выход соединен со входом управления последнего, вход которого соединен с шиной преобразуемого сигнала, приэтом первые выходы соединены с входами младших разрядов дополнительных преобразователей код-напряжение, а вторыевыходы со счетными входами младшихразрядов регистра счетчика.Источники информации,принятые во внимание нри экспертизе1, Авторское свидетельство СССР позаявке Ж 2612335/21, кл. Н 03 К 13/17.