Многоканальный генератор импульсов

(Я) 4 Н 3/8 ПИСАНИЕ ИЗОБРЕТЕНИ1 ЮОИ 1 . ",Лм ЕЛЬСТВУ вход трет И - с пер о логическог ент иггера ым К входом т вторым входо о элемента ИЛ задержки - с ра выходного оединен с треронизациилогическорую линиюдом триггкоторогочетвертог м четвертого и черрвымторой т о вхо тьим в дом ИЛИ сныйлогического элемент шиной Запись", инве гера каналнзирующего и входи выход т ед ОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР Н АВТОРСНЭМУ СВИ(56) Авторское свидетельство СССР У 463230, кл, Н 03 К 5/153, 1972.Авторское свидетельство СССР В 516183, кл. Н 03 К 3/82, 1975. (54)(57) ИНОГОКАНАЛЬНЫИ ГЕНЕРАТОР ИМПУЛЬСОВсодержащий формирователь и генератор импульсов, входы которых подключены к сигнальной входной шине, и и каналов, каждый иэ ш которых содержит датчик кода длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной и канализирующий триггеры, первую, вторую и третью линии задержки, первый, второй, третий, четвертый и пятый логические элементы И; первый, второй, тертий, четвертый и пятый логические элементы ИЛИ, а каждый из п-ш каналов содержит другие датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы .за;,.: держки, линию задержки, первый, второй и третий логические элементы И, первый и второй логические элементы ИЛИ, причем в каждом из и каналов выход триггера синхронизации соединен с одним входом первого логического элемента И, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в каждый из в каналов генератора введены преобразователь кода и блок перезаписи кодов, первая группа входов которого соеди-нена с выходами старших разрядов датчика кода задержки импульсов и через первыи и второй логические элементыИЛИ - с входом управления триггерасинхронизации и через последовательно соединенные первый логический элемент И, третий логический элементИЛИ, первую линию задержки, второйлогический элемент И - с тактовымвходом счетчика, входом третьего логического элемента И и через четвертый логический элемент И - с К-входом триггера выходного и через чет-.вертый логический элемент ИЛИ - с тактовым входом триггера канализирующего с входом синхронизации блокаперезаписи кодов, вторая группавходов которого через преобразователь кода соединена с выходами старших разрядов датчика кода длительности импульсов и через пятый логический элемент ИЛИ - с вторым входомвторого логического элемента ИЛИ,входом управления триггера канали- .зирующего и через логический элементИ-НЕ с вторым входом четвертого логического элемента И, а выходы блокаперезаписи кодов соедиенны с установочными входами счетчика, выходы которого через пятый логический элемент И соединены с входом управлениясчетчика, третьим входом четвертогологического элемента И и через второй.величина задержки в линии 32 задержки, управляемой с младших 1 К разрядов датчика 25 кода задержки, а длительностью равной длительности5 задержки в схеме 34 задержки,После сброса триггера 31 синхронизации цикла формирования выхоДного сигнала в канале заканчивается.Режим 2, В этом режиме код в стар ших разрядах датчика 25 кода задержки равен нулю, В результате уровень "Логический 0" с выхода первого логического элемента ИЛИ 27 поступает на первый логический элемент И 28 и запрещает прохождение через него импульсов с генератора 37. На выходах счетчика устанавливается код 111 и уровень "Логическая 1" с выхода третьего логического элемента И 36 запрещает счет в счетчике 26 и разре-. шает прохождение импульсов через вто" рой логический элемент И 30. Импульс с выхода формирователя 38, через вто- рой логический элемент И 30, линию 32 25 задержки, взводит триггер 33 выходбкеФ ной, который затем сбрасывает в исходное состояние через схему 34 задержки.В результате сформируется выходной импульс с задержкой, равной величине задержки в линии 32, задержки 7 и длительностью 1 равной задержке в схеме 34 задержки.Схема 35 задержки вносит запаздывание в запуск триггера 31 синхронизации на время переходных процессов в генераторе 37. Величина задержки (1.,..Как видно нэ описания работы устройства минимальная величина дискретности в каналах "ш" и "и-ш" обеспечивается на линиях 10, 23 и 32 задержки, определяется только параметрами этих линий и может быть обеспечена от долей до десятков наносекунд. Частота фазируемого генератора 37 определяется, как было сказано ранее, старшим разрядом этих линий и весовыми коэффициентами управляющего кода.Ч 0067 Сброс оыЛ злем Редактор Л. Письман Техред М,Дидык Коррект Палий ГКНТ ССС о агарина, 1 1 11У о оизводственно-издательский комбинат Патент , г. Узгор Заказ 4899 ТВНИИПИ Государственного113035,880 Подписное тета по изобретениям и открытия ва, Ж, Раушская наб., д, 4/53 б 70067 нен с третьим входом третьего логическово элемента И, вторым входом логического элемента И-НЕ и входом разрешения перезаписи кода задержки5 импульсов блока перезаписи кодов, вход разрешения перезаписи кода длительности импульсов которого соединен с прямым выходом триггера канализирующего, К вход которого соединен с Я вхолом счетчика, входной шиной брос ивторым входом триггера синх- ронизацииБ вход которого соединен через третью линию задержки с вторым входом третьего логического элемента ИЛИ, а выход триггера синхрониза ции соединен с вторым входом второго логического элемента И, входы управления первой и третьей линии задержки соответственно соединены с выходами младших разрядов и выходами старших разрядов в группе младших разрядов датчика кода задержки импульсов, входы управления второй линии задрежки соединены с выходами 25 младших разрядов датчика кода длительности импульсов, а в каждом из и-ш каналов выходы старших разрядов датчика кода задержки импульсов соединены с установочными входами счет- Эо чика и через последовательно соеди- . ненные первый логический элемент ИЛИ,4первый логический элемент И, второй логический элемент ИЛИ - с тактовым входом счетчика и через второй логический элемент И - с первым входом синхронизации счетчика, первым К входом триггера синхронизации и через линию задержки - с К входом триггера выходного, первый Я вход которого через первую схему задержки соединен с его выходом, а второй Б вход - с входной шиной "Сброс" и вторым К входом триггера синхронизации, Я вход которого через вторую схему задержки соединен с вторым входом второго логического элемента ИЛИ, выходы счетчика через третий логический элемент И соединен с вторым входом второго логического элемента И и входом управления счетчика, второй вход синхронизации которого соединен с входной шиной "Запись", входы управления линии задержки соединены с выходами младших разрядов датчика кода задержки, при этом выход фазируемого генератора импульсов соединен с третьим входом каждого первого логического элемента И, а выход формирователя соединен с вторым входом третьего и второго логических элементов ИЛИ соответственно в ш и и-ш каналах.Изобретение относится к импульсной технике,и может быть использовано в вычислительной и контрольно-из-, 40 мерительной технике, в частности, в системах функционального контроля больших интегральных схем (БИС).Известен многоканальный генератор импульсов, содержащий триггеры, 45 линии задержки, элементы И и ИЛИ,Недостатком такого устройства является малая точность задания временных параметров выходных импульсов.Из известных устройств наиболее близким по технической сущности является многоканальный генератор импуль-. сов, содержащий формирователь и генератор импульсов, и и-каналов каждый из ш которых содержит датчик кода длительности импульсов, датчик кода задержки импульсов, счетчик, триггер синхронизации, выходной и канализирующий триггеры, первую, вторую итретью линии задержки, первый, второй, третий .четвертый и пятый логические элементы И, первый, второй, третий четвертый и пятый логические элементы ИЛИ, а каждый из и-ш каналов содержит другие датчик кода. задержки импульсов, счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы задержки, линию задержки, первый, второй и третий логические элементы И, первый и второй логические элементы ИЛИ, причем в каждом из и каналов выход триггера синхронизации соединен с одним входом первого логического элемента И.В известном генераторе задержка и длительность выходных импульсов с каналов задается с дискретностью равной периоду опорной частоты, при этом задержка в каналах отсчитывается относительно тактового импульса, выделенного из опорной частоты.5 б 7Это является нецостатком известного устройства, так как для обеспечения дискретности в наносекундномдиапазоне необходима высокая опорнаячастота - из-за чего возникают повышенные требования к быстродействиюэлементов устройства. А если при этомтребуется и большой диапазон выходных величин задержки и длительностиимпульсов сотни наносекунд, единицымикросекунд), то возрастает разрядность счетчиков и схем сравнения,Все этоприводит к усложнению устройства,Например, для обеспечения величиныдискрета в 1 нс в диапазоне до 1 мкс,требуется опорная частота в 1 ГГц и10-ти разрядные счетчики и схемысравнения.Кроме того, все каналы имеют одинаковое выполнение, что приводит кэлементной избыточности в каналах,используемых только для формированиязадержки импульсов при фиксированнойих длительности. Это уменьшает надежность этих каналов и увеличиваетих стоимость,Указанные недостатки ограничиваютфункциональные возможности известного генератора,Цель изобретения - расширениефункциональных возможностей устройства.Цель достигается тем, что в многоканальном генераторе импульсов, содержащем формирователь и генераторимпульсов, входы которых Подключенык сигнальной входной шине, и и каналов, каждый из ш которых содержитдатчик кода длительности импульсов,датчик кода задержки импульсов,счетчик, триггер синхронизации, выходной и канализирующий триггеры,первую, вторую и, третью линии задержки, первый, второй, третий, четвертый и пятый логические элементы И,первый, второй, третий, четвертыйи пятый логические элементы ИЛИ,а каждый из и-ш каналов содержит другие датчик кода задержки импульсов,счетчик, триггер синхронизации, выходной триггер, первую и вторую схемы задержки, линию задержки, первый,второй и третий логические элементы И, первый и второй логические элементы ИЛИ, причем в каждом из и каналов выход триггера синхронизациисоединен с одним входом первого логи 0067 е ЭО вертого логического элемента И, а выходы блока перезаписи кодов соединены с установочными входами счетчика, выходы которого через пятый логический элемент И соединены с входом 35управления счетчика, третьи входом четвертого логического элемента И и через второй вход третьего логического элемента И - с первым К входом триггера синхронизации, вторым входом четвертого логического элемента ИЛИ и через вторую линию задержки - с первым Я входом триггера выходного, второй Я вход которогосоединен с 45 третьим входом четвертого логического элемента ИЛИ и входной шиной "Запись", инверсный выход триггера каналиэирующего соединен с третьим входом третьего логического элемента И, вторым входом логического элемента И-НЕ и,входом разрешения перезаписи кода задержки импульсов блока перезаписи кодов, вход разрешения перезаписи кода длительности импульсов которого соединен с прямым выходом триггера канализирующего, К вход которого соединен с Я входом счетчика, входной шиной "Сброс" и вторым К входом триггера синхронизации, Я вход 5 10 35 20 25 ческого элемента И, в каждый из вканалов введены преобразователь кодаи блок перезаписи кодов, первая группа входов которого соединена с выходами старших разрядов датчика кодазадержки импульсов и через первый ивторой логические элементы ИЛИ - входом управления триггера синхронизации и через последовательно соединенные первый логический элемент И, третий логический элемент ИЛИ, первуюлинию задержки, второй логическийэлемент И - с тактовым входом счетчика, входом третьего логическогоэлемента И и через четвертый логический элемент И с К входом выходноготриггера и через четвертый логический элемент ИЛИ - с тактовым входомтриггера канализирующего и входомсинхронизации блока перезаписи кодов, вторая группа входов которогочерез преобразователь кода соединенас выходами старших разрядов датчикакода длительности импульсов и черезпятый логический элемент ИЛИ - с вторым входом второго логического элемента ИЛИ, входом управления триггера канализирующего и через логическийэлемент И-НЕ - с вторым входом четкоторого соединен. через третью линиюЪзадержки с вторым входом третьего ло"гического элемента ИЛИ, а выход триггера синхронизации соединен с вторымвходом второго логического элемента И, входы управления первой и третьей линий задержки соответственносоединены с выходами младших разрядови выходами старших разрядов в группе младших разрядов датчика кода задержки импульсов, входы управлениявторой линии задержки .соединены с вы-.ходами младших разрядов датчика кодадлительности импульсов, а в каждомиз и-ш каналов выходы старших разрядов датчика кода задержки импульсовсоединены с установочными входамисчетчика и через последовательносоединенные первый логический элемент ИЛИ, первый логический элементИ, второй логический, элемент ИЛИ -, с тактовым входом счетчика и черезвторой логический элемент И- - с первым входом синхронизации счетчика,,первым К входом триггера синхронизации и через линию задержки - с К входом триггера выходного, первый Б входкоторого через первую схему задержки.соединен с его выходом,а второй 8вход - с входной шиной "Сброс" и вторым К входом триггера синхронизации,Я вход которого череа вторую схемузадержки соединен с вторым входомвторого логического элемента ИЛИ, выходы счетчика через третий логический элемент И соединен с вторым входом второго,.логического элемента И ивходом управления счетчика, второйвход синхронизации которого соединенс входной шиной "Запись", входы управления линии задержки соединеныс выходами младших. разрядов датчикакода задержки, при этом выход фазируемого генератора импульсов, соединен с третьим входом каждого первого логического элемента И,.а выходформирователя соединен с вторым вхо"дом третьего и второго логическихэлементов ЮИ соответственно. в ши и-ш каналах.Общее количество каналов и не менее двух, а количество каналов ш изних - произвольное от 0 до и.На фиг,1 дана структурная электрическая схема многоканального гене 55ратора импульсов; на Фиг. 2 - временные диаграммы, поясняющие работу егов одном из режимов,Устройство содержит и каналов, из которых в .каналов 1 формирования задержки и длительностй импульсов и и-ш каналов 2 формирования задержки импульсов с Фиксированной длительностью.Каждый из а каналов 1 содержит блок перезаписи кодов 3, первая группа входов которого соединена с выходами старших разрядов датчика 4 кода задержки импульсов и через первый и второй логические элементы ИЛИ 5 и 6 - с входом управления триггера 7 синхронизации и через первый логический элемент И 8, третий логический элемент ИЛИ 9, первую линию 10 задержки, второй логический элемент И 11 - с тактовым входом счетчика 12, входом третьего логического элемента И 13 и через четвертый логический элемента И 14 - с входом триггера 15 выходного и через четвертый логический элемента ИЛИ 16 - с тактовым входом триггера 17 канализирующего и входом Синхронизации блока перезаписи кодов 3, вторая группа входов которого через преобразователь 18 кода соединена с выходами старших разрядов датчика 19 кода длительности импульсов и через пятый логический элемент ИЛИ 20 - с вторым входом второго логического элемента ИЛИ 6, входом управления триггера 17 канализирующего и через логический элемент И-НЕ 21 - с вторым входом четвертого логического элемента И 14, а выходы блока перезаписи кодов 3 через установочные входы счетчика 12, его выходы, пятый логический элемент И 22 соединены с входом управления счетчика 12, третьим входом четвертого логического элемента И 14 и через второй вход третьего логического элемента И 13 - с первым К входом триггера синхронизации 7, вторым входом четвертого логического элемента ИЛИ 16, и через вторую линию задержки 23 - с первым Я входом триггера выходного 15, второй 8 вход которого соединеч с третьим входом четвертого логического элемента ИЛИ 16 и входной шиной "Запись", Инверсный выход триггера 17 канализирующего соединен с третьим входом третьего логического элемента И 13, вторым входом логического элемента И-НЕ 21,и входом разрешения перезаписи кода задержки импульсов блокаперезаписи кодов 3, вход разрешенияперезаписи кода длительности импульсов которого соединен с прямым выходом триггера 17 канализирующего,К вход которого соединен с Б входомсчетчика 12, входной шиной "Сброс" ивторым К входом триггера 7 синхронизации, Я вход которого соединен через третью линию задержки 24 с вторым входом третьего логического элемента ИЛИ 9а выход триггера 7 синхронизации соединен с вторым входомвторого логического элемента И 11 ипервым входом первого логическогоэлемента И 8, входы управления первой10 и третьей 24 линии задержки со"огветственно соединены с выходамимладших разрядов (1 К) и выходамистарших разрядов в Группе младшихразрядов (1 К) датчика 4 кода задержки импульсов, входы управления,.второй линии задержки 23 соединеныс выходами младших разрядов (1 К)датчика 19 кода длительности импуль, совВ каждом из и-ш каналов 2 выходыстарших разрядов датчика 25 кода задержки импульсов соединены с установочными входами счетчика 26 и черезпервый логический элемент ИЛИ 27,.первый логический элемент И 28, второй логический элемент ИЛИ 29 - стактовым входом счетчика 26 и черезвторой логический элеменг И 30 - спервым входом синхронизации счетчи 35ка 26, первым К входом триггера 31синхронизации и через линию 32 задержки - с К входом триггера выходного 33, первый Б вход которого черезпервую схему 34 задержки соединен сего выходом, а второй Я вход - свходной шиной "Сброс" и вторым К входом триггера 31 синхронизации, 8 входкоторого через вторую схему 35 задержки соединен с вторым входом второго логического элемента ИЛИ 29, авыход " с вторым входом первого логического элемента И 28. Выход счетчика 26 через третий логический элемент И 36 соединен с вторым входом50второго логического элемента И 30 ивходом управления счетчика 26, второй вход синхронизации которого соединен с входом "Запись" устройства,Входы управления линии 32 задержкисоединены с выходами младших разрядов датчика 25 кода задержки импульсов,Кроме того, на входе устройствапредусмотрены общие для и каналовфазируемый генератор 37 импульсов,выходы которого соединены с третьимвходом каждого первого логическогоэлемента И 8 и 28 соответственноканалам ш 1 и а-ш 2 и формирователь 38 импульсов, выход которогосоединен с вторым входом третьегои второго логических элементов ИЛИ 9,29 соответственно ш 1 и и-тв 2 каналам. Число каналов в и и определяется условиями применения и принимает целочисленные значения не менеедвух для п каналов 2 и от Одо и для йканалов 1,Работа генератора импульсов многоканального основана на формированиив каналах 1 и 2 при поступлении навход устройства запускающего импульса,выходного сигнала с задержкойотносительно входного величиной, за-.данной соответственно каналам 1 и 2в. датчиках 4 и 25 кода задержки идлительностью, заданной в датчиках 19кода длительности (для каналов 1) ификсированной, определяемой схемой34 задержки (для каналов 2).Формирование производится путемподсчета счетчиками 12 и 26 числаимпульсов, заданного в старших разрядах датчиков 4 и 25 кода задержки,с фазируемого генератора 37 импульсов, работающего в режиме непрерывной генерации с привязкой фазы выходного сигнала к входному импульсу запуска, задержанных соответственнона линиях 10 и 32 задержки, управляемых с младших разрядов указанных датчиков, с выдачей сигнала по концусчета и формирования фронта выходного импульса по этому сигналу. Последующее формирование среза выходногоимпульса приходится через время, определяемое;- числом импульсов той же последовательности что и при формированиизадержки, отсчитанным от момента вы-.дачи сигнала для формирования фронта,заданным в старших разрядах датчиков19 кода длительности, подсчитаннымсчетчиком 12 с выдачей сигнала поконцу счета и задержкой этого сигнала в линии 23 задержки, управляемойс младших разрядов датчика 19 кодадлительности (для ш каналов 1);схемой задержки 34 (для и-тканалов 2).Значения задержки каждого из управляемых звеньев линий 10,23,32 задержки, а также период следованияимпульсов фазируемого генератора 37импульсов выбираются в соответствиис весовыми коэффициентами кода задаваемого,с датчиков 4, 19 и 25 кода,при этом величина периода равна весовому коэффициенту разряда, следующему за старшим из разрядов, управляющим линиям 10,23 и 32 задержки, На-,.пример, при.двоичном коде с датчиков4,9 и 25 кода, минимальном дискрете выходных сигналов равном 1 нс, линиях 10, 23 и 32 задержки с пятью управляемыми звеньями - задержки в каждом звене выбираются в соответствиис номером звена (разрядом управляю-:щего кода) - 1 нс, 2 нс, 4 нс, 8 нс,16 нс, а период следования импульсовс фазируемого генератора 37 импуль, сов - равным 32 нс, тогда вес следующих разрядов составит 64 нс, 128 нси т.д. 25В зависимости от величины кода вдатчиках 4 и 19 кода ш каналов 1возможны следующие режимы работы вэтих каналах:режим 1 С Т, Т 4ТгЗО5 ).Г 4 Тгрежим 3 1,Т,- С, Тркким 4 с(ТС 4 ТВ зависимости от величины кода вдатчике 25 кода и-ш каналов 2 возможны следующие режимы работы в этихканалах:режим 1 С .Т,.режим 2. (Тгде Т -- период следования импульсовс фазируемого генератора 37импульсов;С - величины задержки и длизфтельности импульсов, обеспечиваемые на выходе каналов.Режимы работы каналов 1 и.2 независимы, т.е, в любом канале можетбыть задан любой из возможных дляданного канала режим работы,Устройство приводится в состояниеготовности к работе путем подачипредшествующих первому входному запускающему импульсу сигналов "Сброс"и "Запись". По сигналам "Сброс" производится установка в начальное состояние триггеров 15 и 33 выходныхтриггеров 7 и 31 синхронизации счетчиков )2 и 26, триггера канализирующего 17. По сигналу "Запись" - записькода задержки импульсов с датчиков4 и 25 кода соответственно в счетчики 12 и 26 и переброс триггера 17 канализирующего в состояние разрешениязаписи кода длительности импульсовс датчика 19 кода длительности черезблок перезаписи кодов 3 и счетчик 12,По приходу входного запускающегоимпульса в фаэируемом генераторе 37импульсов производится привязка фазыего выходного импульса к фазе запускающего импульса, причем первый импульс появится со сдвигом равным периоду колебаний генератора 37. С выхода формирователя 38 появится одиночный импульс, по фазе совпадающийс запускающим импульсом и длительностью равной длительности импульсовгенератора 37,Временной сдвиг между импульсомгенератора 37 и импульсом с формирователя 38 равен периоду колебанийгенератора 37.Рассмотрим работу ш каналов 1 врежимах 1,2,3,4,Режим 1. Импульс с формирователя 38 через линию 24 задержки взводит триггер 7 синхронизации, поэтомуна первый и второй логические элементы И 8 и 11 поступит сигнал разрешения "Логическая 1", Кроме того,импульс с формирователя 38 поступаетна третий логический элемент ИЛИ 9,на котором производится логическоесложение указанного импульса и выходных импульсов генератора 37, В результате на вход линии 10 задержкипоступает последовательность импульсов, по фазе совпадающая с входнымзапускающим импульсом, с периодомравным Тг, которая задерживается наэтой линии на величину пропорциональную управляющему коду, задаваемомуна нее с выходов "..К" датчика 4кода задержки. С выхода линии 1 О задержки, через второй логический элемент И 11, сигнал поступает на тактовый вход счетчика )2 и третий ичетвертый логические элементы И 13 и4, прохождение сигнала через которые запрещено уровнем "Логический Оф,поступающего с пятого логическогоэлемента И 22, так как код задержки,записанный в,счетчик 12 со старшихразрядов датчика 4 кода задержки,отличен от нуля из-за того,что 1 Т, 13 670067В счетчике 12 записывается обратный код.На третий и второй логические элементы И 13, 4 приходят соответственно уровни "Логической 0" и "Логическая 1" с инверсного выхода триггера 17 канализирующего и логического элемента И-НЕ 21. Счетчик 12 считывает выходные импульсы со второго логического элемента И 11 и по номеру им, пульса на единицу меньшему, чем число заданного с датчика 4 кода задержки на его выходах устанавливается код 111,)Благодаря этому с выхода пятого логического элемента И 22 поступает уровень "Логическая ", который подается на вход управления 12 счетчика, запрещая дальнейший счет. Этот же уровень разрешает прохождение сигнала через третий и четвертый логияеские элементы И 13, 14. Следующий импульс с выхода второго логического элемента И 11, через четвертый логический элемент И 14, поступив на К вход триггера, выходного 15, взведет его в состояние "Логичес- . кая 1" на инверсном выходе, Одновременно этот импульс через четвертый логический элемент ИЛИ 16 по фронту произведет перезапись кода длительности импульсов с датчика 9 кода длительности в счетчик 12 через блок перезаписи кода 3 и преобразователь 18 кода, а по срезу - перебросит триггер 17 канализирующий. В результьте разрешится перезапись кода задержки импульсов с датчика 4 кода задержки и поступит уровень "Логи-. ческая 1" на вход третьего логического элемента И 13 с выхода триггера канализирующего 17 и уровень "Логический 0" на вход четвертого логического элемента И-НЕ 21, что приводит к появлению уровня "Логический 0" на входе четвертого логического элемента И 14Записанный в счетчик 12 код длительности импульсов, также как и ранее код задержки, отличен от нуля, в результате уровень "Логический 0" с выхода пятого логического элемента И 22 разрешает счет в счетчике 12 и запрещает прохождение импульсов через третий и четвертый логические элементы И 13, 14. Так же как и в .предыдущем случае, по появлении на выходах счетчика 2 кода111, на выходе пятого логическогоэлемента И 22 появится уровень "Логическая 1, запрещающий счет в счетчике 2 и разрешающий прохождениепоследующего импульса через третий5логический элемент И 13. Следующийимпульс, проходя через третий логический элемент И 13 и линию 23 задержки, сбрасывает триггер 15 выходной и тем самым обеспечиваетсясрез выходного импульса,Величина задержки задается с младших 1 К разрядов датчика 19 кодазадержки, Кроме того, этот импульсс выхода третьего логического элемента И 13 сбросит триггер 7 синхронизации, в результате чего поступитуровень "огический 0" на первый ивторой логические элементы И 8, 11и запретится прохождение импульсовс генератора 37 на счетчик 12 и через четвертый логический элементИЛИ 16 произведется по фронту импульса перезапись кода задержки в счетчик 12 с датчика 4 кода задержки им 25 пульсов через блок 8 перезаписи кода, а по срезу - переброс триггера17 канализирующего, разрешая перезапись кода длительности импульсов сдатчика 19 кода длительности. Наэтом цикл формирования задержки идлительности выходного импульса сканала заканчивается и канал переходит в режим ожидания следующегозапускающего импульса с формирователя 38.С приходом следующего запускающего импульса цикл повторяется.Как видно из принципа работы,сформированные величины задержки и40 длительности входного импульса с канала будут пропорциональны величинекода с датчиков 4 и 19 кода, Складываются они из величины заданной влинии 10 задержки и отсчитанного45 счетчиков 12 числа импульсов равногокоду со старших разрядов датчика 4кода задержки умноженного на Т (приформировании задержки) и отсчитанного счетчиком 12 числа импульсов рав 50ного коду со старших разрядов датчика 19 кода длительности умноженногона Тг и величины задержки заданной.в линии 23 задержки. Длительностьцикла равна сумме времени задержкии длительности выходного с каналаимпульса.Преобразователь кода 18 понижаеткод длительности импульсов (в старших разрядах) на 1 для компенсации,потери одного импульса при переходес такта формирования задержки натакт формирования длительности выходного импульса,Запрет на первый и второй логи. ческие элементы И 8, 11 с триггера 7синхронизации поступает с некоторымзапаздыванием относительно выходного импульса второго логического эле"мента И 11, Это запаздывание определяется задержкой на третьем логическом элементе И 13 и задержкой переключения триггера 7 синхронизации.Если длительность импульса на входевторого логического элемента И 11больше этой задержки, то на его выходе формируется импульс по длительности равный этой задержки.Если величина задержки, задаваемая в линии 10 задержки приближается к Т, то из-за задержки в упомянутой цейи на вход линии 1 О задержкипопадает часть импульса следующегоза импульсом, соответствующим концуцикла формирования задержки и длительности импульсов, Этот импульсявляется помехой и он отсекается навтором логическим элементе И 11, таккак в этом случае задержка в линии10 больше, чем в упомянутой цепи ипоэтому запрет с триггера 7 синхронизации на логический элемент И 11придет раньше, чем этот импульс помехи достигнет выхода линии 10 задержки. Если же длительность циклаформирования задержки и длительности выходного импульса канала приближается к периоду внешних запускающихустройство импульсов, то возможна 40следующая систуация; импульс помехиеще находится в линии 10 задержки,на ее вход уже поступает через третийлогический элемент ИЛИ 9 импульс запуска следующего цикла с формирова- .теля 38 и, таким образом, в линии 10задержки находятся два импульса -помеха и запускающий, Эта ситуацияприведена на фиг,2. Заштрихованныйимпульс на выходе элементов 9, 10и является помехой, Как видно из диаграммы помеха переходит в следующийцикл формирования задержки и длительности. Для исключения этой помехйвведена линия 24 задержки, которая55управляется со старших разрядов 1..Кв группе младших разрядов 1 К датчика 4 кода задержки. Через нее производится включение триггера 7 синхранизации. Величина задержки в нейзадается относительно грубо и отслеживает задержки встарших разрядахлинии 10 задержки. При указанной выше ситуации, разрешение на второйлогический элемент И 11 придет с не.которым небольшим опережением первого счетного импульса .следующего цикла, что исключает помеху от предыдущего импульса следующего цикла,Номер разряда 1,начиная с которого подается управляющий код на линию24 задержки, определяется задержкойв цепи; третий логический элементИ 13, триггер 7 синхронизации.Все сказанное выше иллюстрируется временными диаграммами, приведенными на фиг.2, где показаны сигналыс выходов элементов устройства, работающего в режиме 1, причем.индексы на фиг.2 соответствуют выходнымнапряжениям соответствующих элементов фиг,1,Режим 2, В этом режиме в старшихразрядах датчика 4 кода задержки записан код, равный нулю, поэтому этоткод будучи записанным в счетчик 12,на выходе счетчика 12 установит код111. Благодаря этому с выхода пятого логического элемента И 22, уровень "Логическая 1" будет подан науправляющий вход счетчика 12 и входытретьего и четвертого логических элементов И 13, 14, что приведет к запрету счета в счетчике 12 и разрешение прохождения сигнала через четвертыйлогический элемент И 14,Входной сигнал, проходя через линию 10 задержки, второй и четвертый логические элементы И 11, 14 взводит триггер 15 выходной, а далее последовательность работы до конца первого цикла такая же, как и в режиме 1 при формировании длительности выходного импульса, Величина сформированной задержки будет определяться кодом с датчика 4 кода задержки в младших разрядах 1 К, управляющих линией 10 задержки, а длительность выходного импульса - числом импульсов, отсчитанных счетчиком 12, пропорциональным коду со старших разрядов датчика .19 кода длительности, умноженным на Т . плюс задержкой в линии 23 задержки, управляемой с младших разрядов 1К датчика 19 кода длительности, 17 670067Режим 3. В этом режиме в старших разрядах датчика 19 кода длительности записан код равный нулю, В результате этого уровень "Логический 05 с выхода пятого логического элемента ИЛИ 20 поступает на управляющий вход триггера канализирующего 17, фиксируя его в положении разрешения перезаписи кода задержки с датчика 4 кода задержки (уровень "Логическая 1" на инверсном выходе триггера) и на логический элемент И-НЕ 21, с выхода которого уровень "Логическая 1" поступает на четвертый логический эле мент И 14.В такте формирования задержки канал работает так же, как и в режи- . ме 1, Далее этот же импульс, который формирует фронт выходного .импульса на триггере выходном 15, через третий логический элемент И 13, линию 23 за, держки сбрасывает триггер 15 выходной, формируя срез выходного импульса, 25Величина сформированной задержки будет определяться задержкой в линии 10 задержки, управляемой с младших разрядов 1 К датчика 4 кода задержки плюс числом импульсов, отсчитанных счетчиком 12, пропорциональным коду со старших разрядов датчика 4 кода задержки, умноженным на Тг, а длительность выходного импульса - задержкой в линии 23 задержки, управляемой с младших 1 К разрядов датчика 19 кода длительности.Режим 4, В этом режиме в старших разрядах датчиков 4, 19 кода - код равен нулю, поэтому на выходе первого, пятого и второго логических элементов И 5, 20 и 6 будет уровень "Логический 0. Благодаря этому триггер 7 синхронизации фиксируется в положении уровень "Логическая 1" на его выходе и через первый логический элемент И 8 запретится прохождение импульсов с генератора 37, Остальные уровни установятся такими же, как в режиме 3.Импульс с выхода формирователя 38,50 через третий логический элемент ИЛИ 9, линию 10 задержки, второй и четвертый логические элементы И 11, 14 взведет триггер 15 выходной и через третий логический элемент И 13, линию 23 задержки. сбросит его, В результате на выходе канала сформируется импульс с задержкой и длительностью, определяемой величиной задержки, заданной влиниях 10 и 23 задержки, управляемыхс младших разрядов 1 К датчиков 4,19 кодов,В счетчике 12 в каждом такте цикла формирования задержки и длить тьности выходного импульса подтверждается код равный 111 путем перезаписи его со старших разрядов датчика 4 кода задержки через блок перезаписи кодов 3.Рассмотрим работу и-ш каналов 2 врежимах 1 и 2.Режим 1, В этом режиме импульс сформирователя 38 через схему 35 задержки взведет триггер 31 синхронизации, с выхода которого уровень "Логическая 1" поступит на первый логический элемент И 28 и разрешит про-.хождение импульсов с генератора 37 навторой логический элемент И 29, гдепроизойдет логическое сложение сигналов с генератора 37 и формирователя 38, которые поступают через этотэлемент на тактовый вход счетчика 26,Так как код в старших разрядах датчика 25 кода задержки отличен от нуля,то код, записанный в счетчик 26 в инверсном виде, дает на его выходекод отличный, от 111, поэтому навыходе третьего логического элемента ИЛИ 36 - уровень чЛогический 0,который разрешает счет в счетчике 26и запрещает прохождение импульсовчерез второй логический элемент И 30.По мере счета импульсов счетчиком 26,по достижении на его выходе кода111 с выхода третьего логическогоэлемента И 36 уровень "Логическая 1"запретит счет в счетчике и разрешитпрохождение импульсов через второйлогический элемент И 30. Первый жеследующий импульс, через второй логический элемент И 30 сбросит триггер31 синхронизации, через линию 32 задержки взведет триггер 33 выходной,который сбросится в исходное состояние через время, определяемое схемой34 задержки, Этот же импульс произве"дет перезапись кода со старших разрядов датчика 25 кода задержки в счетчик 26.В результате на выходе каналасформируется импульс с задержкой поотношению к входному пропорциональному коду с датчика 25 и величинойравной числу импульсов, отсчитанныхсчетчиком 26, умноженному на Тк плюс