Устройство для вычисления дискретного преобразования фурье

ЮЗ СОВЕТСК ОЦИАЛИСТИЧЕСКИЕСПУБЛИК 781684 А 19) йЫ 6 Е 15 332(5 Ц ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР САНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМУ СВИДЕТЕЛЬС(71) Житомирский филиал Киевского политехнического института(56) Авторское свидетельство СССР М 1196894, кл. 0 06 Р 15/332, 1964,Авторское свидетельство СССР М 1348815, кл, 0 06 Г 15/332, 1986.(54) УСТРОЙСТВО ДЛЯ ВЪЧИСЛЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ (57) Изобретение относится к вычислительной технике, предназначено для вычисления двумерного дискретного преобразования Изобретение относит ной технике, преднаэнач ния одно и двумерно преобразования Фурье и вой фильтрации. Изобре использовано в система ботки сигналов.Целью изобретения я ние функциональных возм ства ся к вычислитель ено для вычислего дискретного процедуры цифро тение мож х цифрово ет быть й обраизображ и вычисл н пример мы блокаиг. 1) со лок 2 ПЗ ячеек, бл ых импул мов рабо ная ячей ходных д ВЯ (фиг, 2) сонных 23,1, тригНа фиг. 1, 2 схемы устройства на фиг. 3 приведе кциональной схе Устройство (ф ционный вход 1. б вычислительных генератор тактов 14 задания режи Вычислитель держит регистр ввляется расширеожностей устройены структурные ительной ячейки; выполнения фунупоавления.держит информа- У, блоки 3,1, З.Н ок 4. управления, ьсов 5, входы 13,Фурье и цифровой фильтрации, может быть использовано в системах цифровой обработки сигналов. Цель изобретения - расширение функциональных воэможностей устройства, Поставленная цель достигается эа счет того, что устройство содержит информационный вход, информационный выход, два входа задания режима работы устройства, блок управления, блок памяти поворачивающих множителей, Й вычислительных ячеек (Йхй - размерность двумерного дискретного преобразования Фурье), каждая иэ которых содержит 2 умножителя, 2 сумматора, коммутатор, инвертор, ПЗУ, элемент И,Зтриггера,4 регистра,2 Й буферных регистров. 3 ил. гер 24.1 разрешения записи входных данных, инвертор 38.1, элемент И 39.1,.регистр 25,1 хранения поворачивающих множителей, умножитель 26.1, триггер 27.1, сумматор 28.1, буферные регистры 29.1.1, , 29 1.М, коммутатор 30.1; буферные регистры 31.1.131,1,й, триггер 32.1 управления коммутатором, регистр 33.1 адреса повора чивающего множителя, 34,1 - ПЗУ повора- ОО чивающих множителей, умножитель 35.,1, . фй сумматор 36.1, регистр 37.1,Выход триггера 24.1 поступает на вход элемента И 39.1, на второй вход которого поступают инвертированные тактовые импульсы с выхода инвертора 38.1. Выход элемента И 39.1 поступает на синхровход регистра данных 23.1 и на выход17,1 ВЯ. Выход 17.1 ВЯ подключен к входу 7;1+1 +1-й ВЯ,Инвертированные тактовые импульсы поступают на синхровходы триггеров 27.1;1781 б 84 Составитель А.БарановТехред ММоргентал. Корректор Л фил акт извбдственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 акаэ 4275 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/532.1, регистров 25,1, 29.1.1, , 29.1,М, 31.1.1, , 31.1.М, 33,1, 37.1.При подаче на вход 22 регистра 25,1 логической 1 происходит запись информации в регистр в каждом такте, при подаче на вход 22 лог, 0 регистр переходит в режим хранения.Выход регистра 25.1 подключен к одному из входов умножителя 26.1, второй вход которого подключен к выходу регистра 23.1. Выход регистра 25,1 подключен к выходу ВЯ 16.1, который подключен к входу 6,1+1 следующей ВЯ.Выход триггера 27.1 поступает на выход 18,1 ВЯ, который подключен ко входу 8.1+1 следующей ВЯ, а также на вход управления кодом операции сумматора 28.1. Один из входов сумматора соединен с выходом умножителя 26,1. Второй вход сумматора 28,1 соединен с выходом буферного регистра 29,1.М. Выход сумматора 28.1 поступает на вход буферного регистра 29.1.1, а также на один из входов коммутатора 30.1, Выход триггера 32.1 подключен к входу управления адресом коммутатора 30,1, а также к выходу 19.1 ВЯ, который подключен к входу 9.1+1 следующей ВЯ,Выход коммутатора 30.1 подключен ковходу буферного регистра 31,1,1, а также кпервому входу умножителя 35.1. Выход буферного регистра 31,1,К подключен ко второму входу коммутатора 30.1,Выход регистра 33.1 подключен к ад.ресному входу ПЗУ 34.1, а также к выходу23,1 ВЯ, который соединен с входом 10,1,+1следующей ВЯ. Выход ПЗУ 34.1 поступаетна второй вход умножителя 35,1,На вход 11,1 поступает уровень логического О, который поступает на один из входов сумматора 36.1, второй вход сумматора26,1 соединен с выходом умножителя 35,1.Выход сумматора 36.1 соединен с входомрегистра 37,1, выход которого 21.1 соединен со входом 11,2 следующей ВЯ.Блокуправления фиг.З) для й =3 содержиттактовый вход 12, входы режима работы13, 14, счетчики делители на 3 СТ 1, СТ 2, СТЗ,дешифраторы РС 1, ОС 2, коммутатор МЯ;триггер Т, два инвертора, два элементаИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ.Счетчик СТЗ включен последовательносчетчику СТ 2 и производит счет через 3 тактовых импульса, выходы счетчика СТ 1, подключены к блоку 2 ПЗУ, старший разрядсчетчика СТ 1 через инвертор поступает насинхровход триггера Т, Р вход которого соединен с уровнем О, выход триггера 22 подключен к входам упрааления записьюрегистра 25,1 ВЯ. = Считаем, что режим вычисления свертки устанавливается после вычисления ДПФ, то есть к началу вычисления свертки в триггере Т записана логическая 1. Тогда через 3 такта триггер обнулится и, запретит запись в регистры 25.1 ВЯ.Выходы счетчика СТ 2 подключены к адресным входам дешифратора ОС 1 и поступают на коммутатор МЯ, старший разряд счетчика СТ 2 поступает на синхровход счетчика СТЗ и обеспечивает его счет через 3 такта. Выходы счетчика СТЗ подключены к адресным входам дешифратора ОС 2 и поступают на коммутатор МЯ. Выход коммутатора поступает на информационный вход 15 регистра 33.1 ВЯ, выход которого подключен к информационному входу регистра 33;2 следующей ВЯ, а также к ПЗУ поворачивающих множителей 34.1. Выход 7.1 подключен к О входу триггера 24,1, обеспечивает необ 20 ходимый режим записи в регистры 23.1, Выход 9.1 подключен к входу триггера 32,1, выход которого подключен к адресному входу коммутатора 30,1 и к О входу триггера 32.2 следующей ВЯ. По выходу 9.1 обеспечивается переключение коммутаторов 30.1 согласно режиму работы.Выход 8.1 подключен в О входу триггера 27.1, обеспечивающего необходимый ре 30 жим работы сумматоров 28.1 (А+В или А+О) В режиме одномерного ДПФ на вход 13 подается логическая 1, а на вход 14 - логический О. При этом счетчик СТ 1 находится в обнуленном состоянии, триггер Т по входу 5 устанавливается в состояние логической 1, на выходе элемента ИЛИ - логическая 1, которая поступает на адресный вход коммутатора МЯ, который коммутирует к выходу 10.1 выходы счетчика СТ 2, Лог. 1 на выходе элемента ИЛИ поступает на выход 8.1, задавая режимы работы сумматоров 28,1-А+О, поступает также на вход И дешифратора ОС 2, обеспечивая по всем его выходам лог. 1. На выходе ИСКЛЮЧАЮЩЕЕ ИЛИ 9.1 - лог. О. 35 40 45 Перед началом 1-го такта на выходе 7,1 будетлог. 1, на первом и втором такте - лог,О, наследующем такте счетчик обнулится и на выходе 7.1 будет снова лог. 1. Таким образом в этом режиме работы на выходе 7,1 50 будет формироваться последовательность100100В режиме свертки на вход 13 подаетсялог. О, на вход 14 - лог. 1, При этом счетчик СТ 2 находится в обнуленном состоянии, на 55 выходе 10.1 - нулевой адрес. Аналогичнорежиму одномерного ДПФ на выходе 9,1 - лог. О, на выходе 8.1- лог, 1. На всех выходах дешифратора РС 1 - лог. 1, на выходе 7.1 - лог. 1, на выходах счетчика СТ 1 устанавливаются адреса блока 2 ПЗУ. Через 3 первыхтакта триггер Т обнуляется, тем самым запрещается запись в регистры 25,1 всех ВЯ.В режиме двумерного ДПФ на входы 13, 14 подается лог. О. При этом работают все три счетчика СТ 1, СТ 2, СТЗ. На выходе 22 постоянно присутствует лог. 1, На выходе 8,1 - лог. 0 (режим А+В сумматоров). Аналогично режиму одномерного ДПФ на выходе 7.1 формируется последовательность 100100 На выходе 9.1 формируется последовательность 111111000111111000, поступающая на вход триггера 32.1, выход которого управляет переключением коммутатора 30.1,Работа устройства при вычислении"одномерного ДПФ.Устройство вычисляет следующее выражение:Е(к) = ХА(й) ЧЧ, к =О, й А(М) - элемент исходного действия вектораРЧРазмерности МР(К) - элементы выходного вектора коэффициентов ФурьеРазмерности ЙЧЧ - весовые коэффициентыМ - номер обрабатываемого массива,Для примера рассмотрим работу устройства при вычислении алгоритма ДПФдля й = 3. При вычислении одномерногоДПФ на вход 13 подается уровень лог. 1, навход 14 "лог. О. При этом на блоке 2 ПЗУвыставляется нулевой адрес, при этом навыходе блока 2 ЧЧ=1 появляется на входе 6,1ВЯ лог. О, на входе 14 устанавливаеттриггерТ в состояние лог. 1, которая поступает навход 22 всех ВЯ, На вход 7.1 поступает последовательность 100100100 На вход 9;1поступает уровень лог; О, на вход 8.1 - лог,1, на вход 11.1- лог. О, На входы 10.1 поступают адреса с счетчика СТ 2 на каждом тактеработы устройства..1-й такт,По фронту 1-го тактового импульса втриггер 24,1 записывается лог. 1, появлениекоторой на выходе триггера разрешает запись первого элемента А(0) в регистр 23.1,лог. 1 на входе 22 разрешает запись в регистр 25.1 значения ЧЧ(0) = 1, Лог. 1 на входе8,1 записывается в триггер 27,1 и устанавливает на управляющем входе сумматора28.1 режим сквозного прохождения операнды (А+0). На выходе умножителя 26.1 формируется. А(0)ЧЧ(0) = А(0), на выходе сумматора28,1 - А(0), значение которого через коммутатор 30,1 поступает на вход умножителя35.1, Значение адреса ПЗУ запись 1 вается в10 15 ЗО 45 36.1 - А(0)ЧЧ(0). На выходе умножителя 35,2 50 55 20 25 35 40 регистр 33.1 и на втором входе умножителя 35.1 появляется значение ЧЧ(0). В умножителе 35.1 выполняется А(0)ЧЧ(0), результат умножения поступает на вход регистрасуммы 37.1. 2-й такт. На О-вход триггера 24.1 поступает лог,О, на триггер 24,2 - лог. 1, на триггер 24.3 - лог. О. Появление лог. 1 на выходе триггера 24.2 разрешает запись значения А(1) в регистр 23.2, в регистр 37,1 записывается А(0)ЧЧ(0), в регистре 23.1 - значение А(0). Аналогично 1-му такту значение А(1) появляется на входе умножителя 35;2, на втором входе которого ЧЧ(О), значение А(1)ЧЧ(0) появляется на входе сумматора 36,2, на входе регистра 37.2 появляется значение А(0)ЧЧ(0) + А(1)ЧЧ(0) на входе регистра 37.1 - А(0)ЧЧ(0).3-й такт.На О-вход триггера 24,1 поступает лог. О, на.триггер 24.2 - лог. О, на триггер 24.3 - лог. 1, появление лог, 1 на выходе триггера 24 3 разрешает запись значения А(2) в регистр 23,3, в регистр 37 1 записывается А(0)ЧЧ(0), в регистре 37.2 - значениеА(0)ЧЧ(0) + А(1)ЧЧ(0) аналогично 2-му такту значение А(2) появляется на входе умножителя 35.3, на втором входе которого ЧЧ(0), значение А(2)ЧЧ(0) появляется на входе сумматора 36.3,.на выходе регистра 37,2 появляется значение А(0)ЧЧ(0)+ Л(1)ЧЧ(0), на входе регистра 37.3 - А(0)ЧЧ(0)+ А(1)ЧЧ(0)+ + А(2)ЧЧ(0), на входе регистра 37.2 - А(0)ЧЧ(0) + А(1)ЧЧ(0).4-й такт (аналогичен 1-му такту), На О-вход триггера 24;1 поступает лог. 1, на триггер 24.2 - лог, О, на триггер 24,3 - лог, О. Появление лог. 1 на выходе триггера 24.1 разрешает запись значения А(0) в регистр 23.1, в регистр 37.1 записывается А(0)ЧЧ(0), в регистре 37.2 - значение А(0)ЧЧ(0) + А(1)ЧЧ(1) аналогично 1-му такту значение А(0) появляется на входе умножителя 35,1, на втором входе которого ЧЧ(О), на выходе сумматора- А(1), на втором входе которого (2) на входе регистра 37.2 - А(О)ЧЧ(0) + А(1)ЧЧ(2), на входе умножителя 35,3 - А(2), на втором входе которого ЧЧ(2), на входе регистра 37. -А(0)ЧЧ(0) + А(1)ЧЧ(1) + А(2)ЧЧ(2) на выходе устройства появляется значение 1-го коэффициента Фурье: Г(0) - А(0)ЧЧ(0) + А(1)ЧЧ(0) + А(2)ЧЧ(0), 5-й такт, (аналогичен 2-му такту), На О-вход триггера 24,1 поступает лог, О,на триггер 24,2 - лог. 1, на триггер 34,3 - лог,О, появление лог. 1 на выходе триггера 24.2разрешает запись значения А(1) в регистр23.2, в регистр 37.1 записывается А(0)ЧЧ(0), врегистре 37.2 - значение А(0)ЧЧ(0) + А(1)ЧЧ(2)на входе умножителя 35.2 - А(1), на второмвходе которого (0),на входе регистра 37.2 - А(0)ЧЧ(0) + А(1)ЧЧ(0) 5на входе умножителя 35,3 - А(2), на второмвходе котооого (4),на входе регистра 37.1 - А(0)ЧЧ(0)на входе регистра 37,3 - А(0)ЧЧ(0) + А(1)ЧЧ(2)++ А(г)чч(4) 10на выходе устройства появляется значение2-го коэффициента Фурье:Р(1) = А(0)ЧЧ(0) + А(1)ЧЧ(1) + А(2)ЧЧ(2)156-й такт (аналогичен 3-му такту)На О-вход триггера 24.1 поступает лог.О, на триггер 24.2 - лог, О,на триггер 24.3 - лог. 1, появление лог. 1 навыходе триггера 24,3, 20Разрешает запись значения А(2) в регистр23,3,.на входе умножителя 35,3 - А(2), на второмвходе которого ЧЧ(0),на выходе умножителя 35.3 - А(2)ЧЧ(0) 25на выходе устройства появляется значение3-го коэффициента Фурье:Р(2) = А(0)ЧЧ(0) + А(1)ЧЧ(2) + А(2)ЧЧ(4)30Дальнейшая работа устройства аналогична описанному выше алгоритму,При реализации дискретной свертки устройство вычисляет выходные отсчеты в соответствии с выражением: 35Х(К) = ХА(К-М)Н(М)А(К-И) - элементы входного массива, 40Н(И) - коэффициенты импульсной характеристики,На вход 13 блока уйравления подаетсялог,О, на вход 14-лог.1, На выходесчетчикаСТ 2 постоянно установлен нулевой адрес, 45который поступает на вход 10.1 ВЯ, обеспечивая установку одного из сомножителей наумножителях 35.1 равного единице.Блок управления рассмотрен для случаяимпульсной характеристики длины равной 3. 50Вычисление дискретной свертки послевычисления ДПФ, то есть считаем, что навыходе 22 блока управления уровень лог. 1,На выходе 7.1 - постоянныйуровень лог.1,который обеспечивает запись входных данных в регистры 23,1 на каждом такте; навыходе 9,1 - лог. О, на выходе 8,1 - лог. 1,В течение первых трех тактов идет загрузка коэффициентов в регистры 25.1,25.2,25,3, На 4-м такте триггер Т обнуляется и навходы 22 всех ВЯ поступает лог. О, который запрещает запись информации в регистры 25.1, 25.2, 25.3,Работа устройства при вычислении двумерного ДПФ.В режиме двумерного ДПФ устройство вычисляет следующее выражение: Р(й) - Ю/1 х (Х х ЧЧ 2),где Х - матрица входных отсчетов размерностиЮ/1, ЧЧ 2 - матрицы весовых коэффициентов размерности.Рассмотрим работу устройства на примере й -3 Х(11) Х(12) Х(13) Х(21) Х(22) Х(23) Х(31) Х(32) Х(33) Х(11) (12) (13) ЧЧ 1= (21) (22) (23)На входы 13, 14 блока управления подаются уровни лог. ц, на 14 входе устанавливает триггер Т в состояние лог. 1, котораяприсутствует на входах 22 ВЯ разрешая запись в регистры, 25,1 значений ЧЧ, Счетчикст, 1 обеспечивает смену адресов блока 2ПЗУ на каждом такте работы. В блоке 2хранятся значения ЧЧ.Счетчики ст 2, ст 3 обеспечивает сменуадресов ПЗУ ВЯ, где хранятся значения ЧЧчерез каждые 3 такта,На вход 7.1 с блока управления поступает последовательность 1001001, (как и врежиме одномерного ДПФ), управляющая.записью данных в регистры 23.1.На вход 9.1 поступает последовательность 111111000111111000, которая управляет переключением коммутаторов 30.1.На вход 8.1 поступает уровень лог. О,который переводит сумматоры 38,1 в режимвычисления суммы двух операндов (А+В),На вход 10,1 поступают адреса значений ЧЧ через каждые 3 такта. Считаем, что врегистрах 29.1, 31,1 до начала вычисленийзаписаны нули,1-й такт.По фронту первого тактового импульсав триггер 24.1 записывается лог. 1 со входа7.1, которая разрешает прохождение инвертированного тактового импульса через элемент 39,1. Значение Х(11) записывается в+Х(11)ЧЧ(1 1)на выходе сумматора 28.2 - Х(12)ЧЧ(31)на выходе сумматора 28.3 - Х(13)ЧЧ(2.1)на выходе регистра 29.1,1 - Х(11)ЧЧ(31)на выходе регистра 29.1.2 - Х(11)ЧЧ(21)на выходе регистра 29.1.3 - Х(11)ЧЧ(1 1)на выходе регистра 29,2.1 - Х(12)ЧЧ(21)на выходе регистра 29.2.2 - Х(12)ЧЧ(11)на выходе регистра 29.3,1 - Х(13)ЧЧ(11)5-й такт.В триггер 24,3 записывается О, в триггер24.1 - О, в триггер 24.2 - 1.значение Х(22) записывается в регистр 23.2, в регистр 25.1 записывается значение ЧЧ(22) в регистр 25.2 записывается значение ЧЧ(12) в регистр 25.3 записывается значение ЧЧ(31) на выходе умножителя 26.1 - Х(21)ЧЧ(22)5 на выходе умножителя 26.2 - Х(22)ЧЧ(12) на выходе умножителя 26,3 - Х(13)ЧЧ(31) на выходе сумматора 28.1 - Х(21)ЧЧ(22) + +Х(11)ЧЧ(21) на выходе сумматора 28.2 - Х(22)ЧЧ(12) +10 +Х(12)ЧЧ(1 1) 15 на выходе регистра 29.2,1 - Х(12)ЧЧ(31)на выходе регистра 29.2.2 - Х(12)ЧЧ(21)на выходе регистра 29.2.3 - Х(12)ЧЧ(11)на выходе регистра 29.3.1 - Х(13)ЧЧ(21)20 на выходе регистра 29.3.2 - Х(13)ЧЧ(11) 25 ЧЧ(13) 30 35 40 45 50 на выходе сумматора 28.3 - Х(1 3)ЧЧ(31)на выходе регистра 29.1.1 - Х(21)ЧЧ(12) ++Х(22)ЧЧ(12)на выходе регистра 29,2,2 - Х(12)ЧЧ(31)на выходе регистра 29,2,3 - Х(12)ЧЧ(21)на выходе регистра 29.3,1 - Х(13)ЧЧ(31)на выходе регистра 29,3,2 - Х(13 Щ 21)на выходе регистра 29.3,3 - Х(13)ЧЧ(1 1)7-й такт.В триггер 24,3 записывается О, в триггер24.1 - 1, в триггер 24.2 - О,Значение Х(31) записывается в регистр 23.1,на входе 9,1 триггера 32.1 появляется лог. О.Инвертированным тактовым импульсом триггер устанавливается в 0 и коммутатор 30.1 коммутирует выход сумматора 28,1 на вход умножителя 35.1 и на выход буферного регистра 31.1,1,В регистр 25,1 записывается значение+Х(23 Я(12) на выходе регистра 29.3,3 - Х(13)И/(31)на выходе регистра 31,1.1 - С(11)на выходе регистра 37.1 - С(1 1)Я(11)на выходе ПЗУ 34.2 - ЧЧ(21)5 на, выходе умножителя 35.1 - С(21)Я(11)на выходе умножителя 35.2 - С(12)ЧЧ(11)на выходе сумматора 36.1 - С(21)Я(11)на выходе сумматора 36.2 - С(11)Я(11) ++С(12)Я(21)10 9-й такт.В триггере 24,3 записывается 1, в триггер 24,1 - О, в триггер 24.2 - О.значение Х(33) записывается в регистр 23.3,в регистр 25.1 записывается значение Я(33)15 в регистр 25.2 записывается значение Я(23)в регистр 25.3 записывается значение Я(13)на выходе умножителя 26.1 - Х(31)Я(33)на выходе умножителя 26.2 - Х(32)Я(23)на выходе умножителя 26.3 - Х(33)Я(13)20 на выходе сумматора 28,1 - Х(11)Я(31) ++Х(21)ЧЧ(32)30 на выходе регистра 29.2,1 - С(12)на выходе регистра 29,2,2 - Х(12)ЧЧ(31) ++Х(22)Я(22)35 на выходе регистра 29.3.1 - Х(13)Ю(31) ++Х(23)ЧЧ(22)на выходе регистра 29.3.3 -- Х(13)ЧЧ(11) + Х(23)Я(12)40 на выходе регистра 31.1 Л - С(21)на выходе регистра 31.1.2 - С(11)на выходе регистра 31.2 Л - С(12)на выходе регистра 37.1 - С(21)ЧЧ(11)на выходе регистра 37.2 - С(11)Я(11) +45 +С(12)И/(21)на выходе умножителя 35 Л - С(21)Я(11) .на выходе умножителя 25,2 - С(22)И/(21)на выходе умножителя 35.3 - С(1 3)Я(31)на выходе сумматора 36.1 - С(31)В/(11) + 050 на выходе сумматора 36.2 - С(22)Я(21) +. +С(11)В/(11) + С(12)Я(21)10-й такт55 В триггер 24.3 записывается О, в триггер24.1 - 1, в триггер 24.2 - О.На входе триггера 9,1 появляется уровень1, триггер устанавливает в 1, тем самымкоммутируется выход регистра 3.1.3 навход коммутатора 30.1,На выходе умножителя 26,2 - Х(32)ЧЧ(33)на выходе умножителя 26.2 - Х(ЗЗ)ЧЧ(23)на выходе сумматора 28.2 - Х(12)ЧЧ(31) ++С(21 Щ 11) + С(23)ЧЧ(31)на выходе устройства появляется значениепервого коэффициента Фурье: Е(11)11-й такт.В триггер 24.3 записывается О, в триггер24,1 - О, в триггер 24.2 - 1.На выходе умножителя 26.3 - Х(33)ЧЧ(ЗЗ)на выходе сумматора 28.3 - Х(13)И/(31) ++Х(23)И(32)на выходе регистра.31.1.1 - С;11)на выходе регистра 31 Л.2 - С(31)на выходе регистра 31 Л,З - С(21)на выходе регистра 31.2 Л - С(32)на выходе регистра 31.2.2 - С(22)на выходе регистра 31,2.3 - С(12)на выходе регистра 31.3,1 - С(23)на выходе регистра 31,3.2 - Г(13) на выходе регистра 37,1 - С(11)В/(12)на выходе регистра 37.2 - С(31)ЧЧ(11) ++С(32)ЧЧ(21)на выходе регистр 37.3 - С(21)ЧЧ(11) +5 +С(22)Ю(21) + С(23)И/(31) - Е(21)на выходе умножителя 35.1 - С(21)И/(12)на выходе умножителя 35.2 - С(12)ЧЧ(22)на выходе умномЕтеля 35.3 - С(33)ЧЧ(31)на выходе сумматора 36 Л - С(21)ЧЧ(1 2) + 010 на выходе сумматора 36.2 - С(11)ЧЧ(12) ++С(32)В(21) + С(33)Щ 31)на выходе устройства появляется значение15 второго коэффициента Фурье: Е(21).12-й такт.В триггер 24,3 записывается 1, в триггер24.1 - .О, в триггер 24.2 - О.На выходе регистра 29.3,1 - С(33)20 на выходе регистра 29,3,2- С(23)на выходе регистра.29,3.3 - С(13)на выходе регистра 31,1 Л - С(21)на выходе регистра 31.1.2 - С(11)на выходе. регистра 31;1.3 - С(31)25 на выходе регистра 31.2,1 - . С(12)на выходе регистра 31.2,2 - С(32)на выходе регистра 31,2,3 - С(22)на выходе регистра 31,3,1- С(33)на выходе регистра 31,3.2 - С(23)30 на выходе регистра 31,.3.3 - С(13)на выходе регистра 37.1 - С(21)ЧЧ(12)на выходе регистра 37,2 - С(11)ЧЧ(12) ++С(1 2)ЧЧ(22)на выходе регистра 37.3 - С(31)ЧЧ(11) +35 +С(32)ЧЧ(21) + С(ЗЭ)ЧЧ(31) = Р(31)на выходе умножителя 35.1 - С(31)ЧЧ(12)на выходе умножителя 35,2 - С(22)ЧЧ(22)на выходе умножителя 35.3 - С(13)ЧЧ(32)на выходе сумматора 36.1 - С(31)ЧЧ(12) + 040 на выходе сумматора 36.2 - С(22)ЧЧ(22) ++С(11)Щ 12) + С(1 2)ЧЧ(22)на выходе устройства появляется значение45 третьего коэффициента Фурье; Е(31)13-й такт.В триггер 24.3 записывается О, в триггер24.1 - 1; в триггер 24.2 - О.На выходе регистра 31.1,1 - С(31)50 на выходе регистра 31.1.2 - С(21)на выходе регистра 31.1.3 - С(11)на выходе регистра 31,2,1 - С(22)на выходе регистра 31,2,2 - С(12)на выходе регистра 31,2,3 - С(32)55 на выходе регистра 31;3.1 - С(1 3)на выходе регистра 31.3,2 - С(ЗЗ)на выходе регистра 31,3,3 - С(23)на выходе регистра 37,1 - С(31)ЧЧ(12)на выходе регистра 37;2 - С(21)ЧЧ(12) +1781684 15 10 15 20 25 30 35 40 50 на выходе регистра 37.3 - С(11)ЧЧ(12) ++С(22)ЧЧ(22) + С(23)ЧЧ(32)на выходе устройства появляется значениечетвертого коэффициента Фурье: Р(12).14-й такт.В триггер 24.3 записывается О, в триггер24,1 - О, в триггер 24.2 - 1.На выходе регистра 31,1.1 - С(11)на выходе регистра 31.1.2 - С(31)на выходе регистра 31.1.3 - С(21)на выходе регистра 31,2.1 - С(32)на выходе регистра 31.2.2 - С(22)на выходе регистра 31,2.3 - С(12)на выходе регистра 31.3.1 - С(23)на выходе регистра 31.3.2 - С(1 3)на выходе регистра 31.3.3 - С(33)на выходе регистра 37.1 - С(11)ЧЧ(13)на выходе регистра 37,2 - С(31)ЧЧ(12) +. на выходе умножителя 35,2 - С 12)ЧЧ(23)на выходе умножителя 35,3 - С(33)ЧЧ(32)на выходе сумматора 36.1 - С(21)ЧЧ(1.3) + 0на выходе сумматора 36.2 - С(11)ЧЧ(13) ++С(32)ЧЧ(22) + С(33)ЧЧ(32)на выходе устройства появляется значениепятого коэффициента Фурье: Ц 22),Аналогично в 15 также на выходе устройства появится шестой коэффициентФурье; Г(32) - С(31)ЧЧ(12) + С(32)ЧЧ(22) ++С(ЗЗ)ЧЧ(32)в 16 такте - Г(13) седьмой коэффициентФурье,в 17 такте - Ц 23) восьмой коэффициентФурье,в 18 такте - ЦЗЗ) девятый коэффициентФурье. Формула изобретения Устройство для вычисления дискретного преобразования Фурье, содержащее блок управления, генератор тактовых импульсов и Мвычислительных модулей (М - размер преобразования), причем 1-й ( = Т, Ь -1) вычислительный модуль содержит триггер, элемент И, первый сумматор, первый умнажитель, входной регистр, выходной регистр и эчфмент 1 1 Г, выход которого подключен к тактовому входу выходного регистра,и первому входу элемента И, выход которого подключен к тактовому входу входного регистра, выход первого умножителя подключен к первому входу первого сумматора,выход которого подключен к информационному входу выходного регистра, выход которого подключен к второму входу первого сумматора (1+1)-го вычислительного модуля,выход триггера подключен к второму входу элемента И, тактовый вход триггера подключен к выходу генератора тактовых импульсов, а второй вход первого сумматора первого вычислительного модуля является входом задания логического нуля устройства, информационные входы входных устройств всех вычислительных модулей подключены к информационному входу устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет выполнения двумерного преобразования Фурье,.в него введен блок постоянной памяти коэффициентов, а в каждый вычислительный модуль введены два регистра, второй умножитель, второй сумматор, два триггера управления, два узла буферных регистров, коммутатор и узел постоянной памяти коэффициентов, причем выход первого регистра подключен к первому входу второго умножителя, выход которого, подключен к первому входу второго сумматора, выход которого подключен к первому информационному входу коммутатора, информационному входу первого узла буферных регистров, выход которого падключен к второму входу второго сумматора, выход второго регистра подключен к адресному входу узла постоянной памяти коэффициентов, выход которого подключен к первому входу первого умножителя, второй вход которого соединен с информационным входом второго узла буферных регистров и подключен к выходу коммутатора, второй информационный вход которого подключен 45 к выходу второго узла буферных регистров, выход второго регистра подключен к второму входу второго умножителя, выход первого триггера управления подключен к входу кода операции второго сумматора и информационному входу первого триггера управления (+1)-га вычислительного модуля, выход второго триггера управления подключен к управляющему входу коммутатора и информационному входу второго триггера управления (+1)-го и вычислительного модуля, выходы первого и второго регистров 1-го вычислительного модуля подключены к информационным входам соответственно первого и второго регистров (+1)-га вычислительнога модуля, тактовые входы первого и второго регистров, первого и второго триггеров управления, первого и второго узлов буферных регистров всех вычислительных модулей подключены к выходу генератора тактовых импульсов, первый адресный выход блока управления йодключен к адресному входу блока постоянной памяти коэффициентов, выход которого подключен к информационному входу первого регистра первого вычислительного модуля, информационный вход второго регистра которого подключен к второму адресному выходу блока управления, первый тактовый выход которого подключен к входу разрешения записи первых регистров всех вычислительных модулей, второй, третий и 5 четвертый тактовые выходы блока управления подключены к информационным входам соответственно триггера, первого и второго триггеров управления первого вычислительного модуля, а вход задания режима блока 10 управления является входом задания режима устройства.