Кодер телевизионного сигнала

(5 ЕНТНО ГОСУДАРСТВЕННОЕ ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР фйй 7 рл. м;,ялв 1 ЬлРь,д, " -3 1 амТ и А ОПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРМ 1569990, кл. Н 03 М 3/00, 1988.(54) КОДЕР ТЕЛЕВИЗИОННОГО СИГН Изобретение относится к технике связи . и вычислительной технике, может быть использовано в цифровых телевизионных системах с эффективным кодированием видеоданных, является усовершенствованием кодера телевизионного сигнала по авт,св, М 1569990.Кодер телевизионного сигнала содержит аналого-цифровой преобразователь, вход которого является входом кодера, первый сумматор, первые выходы которого через блок инвертирования соединены с соответствующими первыми входами второго сумматора, выходы которого подключены к соответствующим входам сумматора модулей, выходы которого соединены с соответствующими первыми входами квантователя, выходы аналого-цифрового преобразователя подключены ко входам блока памяти, выходы которого соединены с соответствующими вторыми входами второго сумматора и входам блока умножения, выходы которого подключены к соответствующим входам первого сумматора, вторые выходы которого соединены с соответству ющими вторыми входами квантователя Ж , 1753596 3 М 300, П 30, Н 04 К(57) Изобретение относится к технике связи и вычислительной технике и является усовершенствованием устройства по авт.св. М 1569990. Его использование в цифровйх телевизионных системах с эффективным кодированием видеоданных позволяет повысить информативность кодера. Это достигается введением блока сокращения избыточности, выполнение которого обеспечивает реализацию алгоритма усреднения элементов изображения в пределах группы 2 х 2. 1 з.п,ф-лы, 6 ил первые выходы которого подключены к первым входам дешифратора, выход которого соединен с управляющим входом блока коммутации, выходы которого подключены к соответствующим входам блока кодирования, выход которого является выходом кодера, а также первый-третий преобразователи кодов, вторь е выходы квантователя соединены с первыми входами первого и входами второго преобразователя кодов, выходы которого подключены к первым и вторым информационным входам блока коммутации, третьи выходы квантователя соединены со вторыми входами дешифратора и первого преобразователя кодов, входы и выходы третьего преобразователя кодов подключены соответственно к первым выходам квантователя и третьим входам первого преобразователя кодов,Данный кодер реализует четырехкратное сжатие потока видеоданных для группы 2 х 2 в кадре. В нем тридцати двух (восьми- разрядных четыре) разрядному входному кодовому слову ставится в соответствие восьмираэрядное выходное кодовое слово по следующему алгоритму,1753596 0ФслгрюохрариЬ Чувст соотдетсаВнйкамбонацио нобы,мое алака 12 4 ослОр Варде Клока тГ ЖФснп,ЙйояА 7б Аа/а Ю п)п 71 4 11 1 аг б бг 32 8 Ф Р 7 ЮФБслц ко 3 адоя камБиноиая иа Вьоаде блока д отВодится ноиесиолько кадируеиы,г аар , а) та а калонкох а и а аридедены значения с и аг, которые орисдаидаются декодцруемац ерулае с марв комбцнциейР Х.Бл Редак Заказ 694 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при 113035, Москва, Ж, Раушская наб 4/5 СССР одственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 1 Пр1 2 з 01 10 1 11 11 1 лежит в пре- (0,(255-а 1)р, ре реализоа 1 и а 2 для 2 Выбирэютзначений. Для ка делах (0,(п-р при а 1128. вано совме каждого коН ся из треуго ждого а 1 значение а 2 )а 1) и ри а 1128 или В предлагаемом коде стное кодирование тура значения а 1 и а льника допустимых 10 О 0 1 1 О 0 0 1 В кодере вычисляется а 1, а 2 и Я 14, 14а 1= - ,Р, Х д 2 -Х - д 1 4,-2,где х - элементы кодируемой группы.Структуры матрицы Я при адаптивномгрупповом кодировании групп размером2 х 2 имеют вид: 11 12 . 15 11 15Матрица знаков М.1 соответствует груп пам с э 2=0, М 2-3 - горизонтальным, М 4-5 - вертикальным, М 6-13 - наклонным контурам, матрицы 14-15 принадлежат наклонным одноэлементным линиям. Вероятности горизонтальных и вертикальных контуров 35 примерно одинаковы и.существенно превышают вероятность наклонных контуров и наклонных линий. Эксперименты показали, что исключение наклонных контуров и линий путем обнуления кода а 2 для этих групп 40 практически не приводит к ухудшению качества кодированных изображений.Для улучшения качества изображений широко используются, так называемые ГР - фильтры. В этих фильтрах ограничивается 45 полоса пространственных частот в диагональном направлении. Это возможно из-за того, что зрение человека является анизотропным - оно менее остро в диагональном направлении. 50Исключение с 6 по 14 структуры Я по сути также является анизотропной фильтрацией (Гй - фильтрацией) ТВ изображений.В выходном восьмиразрядном кодовом слове 56 кодовых комбинаций отводится на 55 кодирование групп с а 2=0, т,е. а 1 - с 1 по 56. С 57 по 106-ю отводятся на группы с матрицей знаков М 2, с 107 по 156-ю- с 5 М. 3, с 157 по 206-ю - с Я %4 и с 207 по 256 - с матрицей знаков номер 5, т.е, на каждый контур из четырех возможных типов отводится 50 кодовых комбинаций,Известно. для того, чтобы предотвратить появление ложных контуров на монохромных изображениях, обычно требуется ,50 и более уровней квантования хь Ввиду значительной межэлементной корреляции статистика а 1 близка к статистике хь поэтому оказалось, что для а 1 также достаточно 50 уровней нелинейного квантования.Для каждого из четырех передаваемых контуров число единиц кода Я равно 2, т.е.р=2. И для каждого контура возможные зна чения а 2 лежат в пределах треугольника допустимых кодовых комбинаций, представленного на фиг.7. Если для групп с а 2=0 на а 1 отводится 56 кодовых комбинаций, то при аз0 на две переменные а 1 и а 2 отводится 50 кодовых комбинаций, Таким образом, для групп с а 20 и вертикальным или горизонтальным контуром число комбинаций уменьшается. Это оказывается возможным из-за маскирующих свойств контуров, Эксперименты показали, что сжатие потока видеоданных в 4 раза по изложенному выше алгоритму прак тически не приводит к ухудшению качества изображений. Сжатие с 32 бит нэ слово до 14 бит достигнуто за счет перехода от кодируемых элементов х 1,х 2,хз,х 4 к переменным а 1, а 2 и Б и с 14 бит до 8 бит зэ счет исключения структурной избыточности а 1, а 2 и Я,Известно, что для вещательных ТВ изображений интервал корреляции составляет16 элементов. Следствием такой существенной . межэлементной корреляции являетсякорреляция между кодируемыми группами,В свою очередь, следствием межгрупповойкорреляции является наличие избыточностив передаваемом цифровом потоке видеоданных, т,е. низкая информативность кодера. Низкая информативность известногокодера является его существенным недостатком,1Цель предлагаемого изобретения заключается в повышении информативностикодера.10 которого соединены с.информационнымивходами буферного регистра, выходы которого являются выходами блока сокращейия 15 20 25 30 40 45 5 Указанная цель достигается тем, что в кодер телевизионного сигнала между выходами блока памяти и объединенными вторыми входами второго сумматора и входами блока умножения введен блок сокращения избыточности, выполненный на делителе частоты, буферном регистре и накапливающем сумматоре, информационные входы которого являются одноименными входами блока сокращения избыточности, выход делителя частоты подключен ко входу обнуления накапливающего сумматора, выходы избыточности, счетный вход делителя частоты и тактовый вход накапливающего сумматора блока сокращения избыточности обьединены с первым тактовым входом блока памяти, тактовыми входами аналого-цифрового преобразователя и квантователя и являются первым тактовым входом кодера,вход разрешения записи буферного регистра блока сокращения избыточности объединен с первым тактовым входом блока кодирования и является вторым тактовым входом кодера, вход разрешения считывания буферного регистра блока сокращения избыточности является третьим тактовым входом кодера, вход обнуления делителя частоты блока сокращения избыточности обьединен со входом обнуления блока памяти, вторым тактовым входом блока кодирования и является четвертым тактовым входом кодера; управляющие входы блока памяти являются одноименными входамикодера,Введение указанных блоков позволяетреализовать следующий алгоритм эффективного кодирования; В кодере цифровое телевизионное изображение разбивается на квадратные непересекающиеся группы 4 х 4 элементов в кадре. Каждая кодируемая группа в блоке сокращения избыточности разбивается на четыре подгруппы 2 х 2 так,как показано ниже: Для каждой подгруппы вычисляется среднеарифметическое значение и четыре восьмиразрядных кода отдаются в известный кодер для эффективного кодирования. В кодере производится сжатие четырех восьмиразрядных слов по изложенному выше правилу до одного восьмиразрядного слова, В результате восемь разрядов отводится на 16 элементов и достигается сжатиедо 0,5 бит/элемент,Сокращение избыточности в водимомблоке производится самым простым в смыс 5 ле реализации способом - усреднением элементов в пределах группы 2 х 2. Такоеусреднение не приводит к ошибочному де кодированию на равнояркостных участках,но приводит к смазу контуров. Посколькудоля равнояркостных участков велика, тотакое усреднение не приводит к большойошибке кодирования,Для изображений естественного происхождения наиболее вероятны горизонтальные и вертикальные контуры. Этосправедливо не только для элементов изображения, но и для среднеарифметическихзначений квадратных групп пхп элементов.Поскольку кодер - прототипсохраняет этиконтуры, то именно это обстоятельство явилось причиной выбора его в качестве "прототипа. Моделирование показало, чтоуменьшение частоты дискретйзацйи в четыре раза с подачей среднеарифметическихзначений на известный кодер не приводитксущественной потере качества изображений. При этом усложнение кодера незначительно: его нужно доукомплектоватьпамятью на кадр и накапливающем сумматором. Добавка такой периферии к известному кодеру пОзволяет уменьшить затратына кодирование элемента до 0,5 бит/элемент,Итак, проигрыш+ ухудшенйе качества.5 изображений. Причемосновной вклад вухудшение вносит усреднение значенийэлементов в пределах групп 2 х 2. Моделирование показало, что эффективноекодирование среднеарифметических значенийпрактически не приводит-"к дополнительному в сравнении с усреднениемпотерекачества изображений; Это достигаетсяблагодаря согласованию параметров кодирования со статистикой изображений исвойствами зрительного анализатора, аименно сохранение горизонтальных и вер тикальных контуров, Выигрыш - уменьшение затрат на кодирование элемента с 2 до0,5 бит/элемент, т.е. поток видеоданных0 уменьшается еще в 4 раза, Поэтому проигрыш является незначительным, Малы и аппаратурные затраты как.плата за выигрышкадровая память и накапливающйй сумматор.Таким образом, основным достоинством предлагаемого кодера является значительное сжатие потока (в 16 раз) при.достаточно простой аппаратурной реализации и приемлемом качестве кодированных10 15 20Вычисленная сумма без младшего разряда (т,е. деленная на 2) подается на выход.Кроме того, на выход сумматора 8 модулей подается матрица знаков, вычисляемая при 25 определении модулей (х-а) Коды а 1, а 2 и 3поступают на квантователь 9, Первые выходы квантовэтеля 9 соединены с первыми входами дешифратора 10 и вторыми входами преобразователя 13 кодов, Дешифратор 10, вторые входы которого обьединены с первыми входами преобразователя 15 кодов и подключены к третьим выходам кван тователя 9, может быть реализован как : преобразователь. кодов на ППЗУ, На вход 35 дешифраторэ 10 поступает семиразрядныйкод - три разряда а 2 и четыре разряда 5, а считывается один разряд, Этот выходной разряд равен единице, когда код а 20 и когда на выходе блока 10 присутствует одна 40 из четырех комбинаций Я 0011, 0110, 1001,1100.Сигнал с выхода дешифратора 10 является управляющим для коммутатора 11, первые и вторые информационные входы ,5 которого подключены, соответственно, квыходам преобразователя 14 кодов и преобразЬвателя 13 кодов. Блок 11 коммутации может быть выполнен на логических элементах И, ИЛИ, НЕ. На его информационные входы поступают восьмиразрядные и если наего управляющий вход подается ноль, то к выходу блока 11, подключенному к входу блока 12 кодирования, подключается кодс выхода преобразователя 14, Блок 12 представляет собой параллельно-последовательный регистр, сворачивающий параллельный восьми разрядный код в последовательный код, Вторые выходы квантователя 9 соединены со входами преобразователя 14 кодов и первыми входами кодера проводйлась исходя из критерияпростоты аппэратурной реализации сцелью использования этого кодера в составе бортовой аппаратуры.Кроме объективного ухудшения качества изображений, недостатком кодера является низкая помехоустойчивость. Ошибкакэйала, поражаемая кодовое слово группы,приводит к неверному декодированию всех16 элементов группы, В результате одиночная ошибка канала приводит к появлению: дефекта йа изображении, характерного приего поражении пакетной ошибкой, т.е; происходит размножение ошибок. как приДИКМ. В настоящее время проводится работа по повышению помехоустойчивостиразработанного кодера,На фиг.1 приведена схема кодера сигнала изображения; на фиг,2 - схема блокасокращения избыточности; на фиг.3 - схемаблока памяти; на фиг.4 - схема квантовате.ля; на фиг.5 - таблица перекодирования дляпреобразователя кодов: на фиг,6 - таблицаперекодирования для преобразователя кодов.Блок 1 представляет. собой аналогоцифровой преобразователь (АЦП), выпол: ненный поизвестной схеме параллельногоАЦП с кодирующейлогикой на постояннойпамяти. Выход АЦП 1 соединен с входомблока 2 памяти, Выход последнего черезблок 3 сокращения избыточности соединенс входом блока 4 умножения. В блоке 3. кажДой кбдируемой группе из 16 элементовиэображения ставится в соответствие четыре элемента х 1,х 2,хз,х 4. В блоке 4 каждыйэлемент умножается на 1/и - блок 4 можетбыть реализован на и ППЗУ, на каждый изкоторых поступает один элементх 1, .В ППЗУ. в.соответствии с защитой про. граммой умножения производится умножение х на 1/и. С целью повышения точностиделения блок 4 может быть реализован на0-триггерах и нескольких- схемах суммирования соответствующих сигналов.Выход блока 4 соединен с входом блока5. Сумматор содержит собственно схемы.: суммирования, выполненные на логическихэлементах И, ИЛИ, НЕ,В конкретно выполненном устройстведля четырех одновременно кодируемых эле-.ментов сумматор 5 включает три схемы сум-.мирования: на первой складываются х/и их 2/и, на второй хз/и и х 4/и и на третьей -сумма с первой и второй схем суммирования. Первый выход сумматора 5 соединен свходом инвертора 6. Второй выходсумматора 5 соединен с вторым входом. блока 9,Выход инвертора 6 соединен с первым входом сумматора 7. Выход последнего соединен с входом сумматора модулей. Сумматор 7 содержит и схем суммирования, На 1-й схеме суммирования (1=1,й) производится сложение х с (-а), т.е, вычисляется Ф=х- а=х+а+, где а 1 поступает с выхода инвертора 6. Значения Ф передаются в сумматор 8 модулей, который для и=4 состоит из четы-. рех схем ППЗУ и трех сумматоров. Нэ 1-о схему ППЗУ поступает бь в которой зашита программа перевода д из дополнительного в прямой код, т.е. по существу вычисление модуля б 1. На первой схеме суммирования складываются Ы 1 и Ы 21, на второй Ыз 1 и 1041, на третьей - суммы с выходов первой и второй схем суммирования, т.е. вычисляется( 35 а, при а 5 19..) + 20, при а 119, а 1 - 20 3 где (х) - целая часть числа х. 40Приведенное соотношение однозначно определяет таблицу перекодирования для преобразователя 14..Алгоритм нелинейного квантования а 1 представляет собой грубую аппроксимацию 45 логарифмической функции; наиболее точно восстанавливаются малые значения а 1. При этом для а 119 уровни квантовайия а; и В совпадают, а при а 1 19 каждые три соседних уровня квантования а представляются 50 одним, Выбор логарифмической функции целесообразен, поскольку согласуется с классическим психофизическим законом Вебера - Фехнера.На вход преобразователя 13 поступают 55 4 старших разряда а 1, три старших разряда аз и два разряда с выхода преобразователя 14 - итого девять разрядов. Девятиразрядный код преобразуется в восьмиразрядный,преобразователя 13 кодов, третьи выходы которого подключены к выходам преобразователя 15 кодов, Преобразователь 15 кодов может быть реализован на ППЗУ в соответствии с таблицей перекодирования (фиг.б). 5В данной таблице выходной код определен только для 4 из 16 кодовых комбинаций входного коала, Эти четыре кодовые комбинации соответствуют 2-ум горизонтальным и 2-ум вертикальным кодируемым контурам. 10 В определении других двенадцати кодовых слов нет необходимости, так как для других структур Я, соответствующих наклонным контурам и линиям, код аг обнуляется и к выходу блока 11 будет подключено кодовое 15 слово с выхода преобразователя 14. В данном преобразователе содержатся кодовые комбинации, соответствующие равнояркостным кодируемым группам, Кодовые комбинации, соответствующие группам с 20 вертикальным или горизонтальным контуром, хранятся в преобразователе 13 кодов, который может быть выполнен на ППЗУ по таблице перекодирования (фиг,5). На вход преобразователя 14 поступает семиразряд ный код а (128 кодовых комбинаций), а считается восьмиразрядный код В. При этом на выходе блока 14 могут быть только 56 кодовых комбинаций из 256 возможных: комбинации, соответствующие числам от 0 до 55 30 включительно, т,е. от (00000000) до (00110111), Значения а и В связаны следующей функциональной зависимостью: При этом на выходе блока 13 могут быть только 200 комбинаций из 256 возможных: комбинаций, соответствующие числам от 56 до 256 включительно, т.е. от 00111000 до 11111111, В таблице на фиг.5 для 5=000(с выхода блока 14) приведены возможные пары значений а и ат по входу и пятьдесят 1=1,50 кодовых комбинаций повыходу, которые соответствуют числам Щ) от 56 до 105. Для Я=01и 1-й пары (а 1, аг) на выходе преобразователя 13 формируется комбинация, соответствующая числу ЕЩ=Ц 1)+50, для 3 =10 -Е" =Е(1)+100 и для. 5=11 Е"=Е+150,)риведенное правило одгм значно определяет таблицу перекоди рования десяти разрядного кода в восьмиразрядный для иреобразовэтеля 13.Блок 3 сокращения избыточности выполнен на делителе 16 частоты, буферном регистре 17 и накапливающем сумматоре 18, информационные входы которого явля. ются одноименными входами блока 3 сокра щения избыточности. выход делителя частоты 16 подключен к входуобнуления накапливающего сумматора 18, выходы которого соединены с информационными входами буферного регистра 17, выходы которого являютсявыходами блока 3 сокращения избыточности. Счетный вход делителя 16 частоты и тактовый вход накапливающего сумматора 18 блока сокращения избыточности обьединены с первым тактовым входом блока 2 памяти, тактовыми входами аналого-цифрового преобразователя 1 и квантователя 9 и является первым тактовым входом кодера.Вход разрешения записи буферного регистра 17 блока 3 сокращения избыточности обьединен с первым тактовым входом блока 12 кодирования и является вторым тактовым входом кодера, вход разрешения считывания буферного регистра 17 блока 3 сокращения избыточности, является третьим тактовым входом кодера, вход обнуления делителя 16 частоты блока 3 сокращения избыточности объединен со входом обнуления блока 2 памяти, вторым тактовым входом блока 12 кодирования и является четвертым тактовым входом кодера, управляющие входы блока 2 памяти являются одноименными входами кодера.Делитель 16 частоты представляет собой последовательно соединеннь 1 е суммирующий двухразрядный счетчик и логический элемент ИЛИ-НЕ, Суммирующий счетчик считает каждые четыре такта частоты 1, поступающей на первый тактовый вход блока 3 сокращения избыточности,Накапливающий сумматор 18 представляет собой собственносумматор, соединенный с последовательно-параллельным регистром. Сумматор состоит иэ схем суммирования, на которых производится сложение десятиразрядных кодов. В последовательно-параллельный регистр на частоте 1 т/4 записываются четыре элемента х 1, х 2, хз, х 4. а затем, каждый такт частоты тт/16 считывается квартет кодируемых элементов,Блок 2 памяти содержит первый 19 и второй 20 счетчики импульсов, преобразователь 21 кодов, коммутатор 22, оперативно-запоминающее устройство 23 и буферный регистр 24, информационные входы которого являются одноименными входами блока 2, выходы буферного регистра 24 соединены с информационными входами оперативно-запоминающего устройства 23, управляющие входы которо.го являются одноименными входами блока 2, тактовый вход буферного регистра 24 объединен со счетными входами. счетчиков 19 и 20 импульсов, управляющим входом коммутатора 22 и является тактовым входом блока 2, входы обнуления счетчиков 19 и 20 им пульсов объединены и являются входом обнуления блока 2. выходы первого .19 и второго 20 счетчиков-импульсов соответственно непосредственно и через преобразователь 24 кодов соединены с первыми и вторыми информационными входами коммутатора 22, выходы которого подключены к адресным входамоперативйо-запоминающего устройства 23, выходы которого являются выходами блока 2,ОЗУ 23 выполнено, например, на микросхеме 565 РУ 5. Для изображения 512 х 512 элементов счетчики 19 и 20 импульсов - восемнадцатиразрядные, т,е. формируют 18 - разрядный адрес. Преобразователь 21, например, на РТ 5, также является восемнадцатиразрядным. Коммутатор 22 может быть выполнен на логических элементах И, ИЛИ, НЕ.Квантователь 9 содержит преобразователь 25 кодов, который может быть выполнен на ППЗУ, и блоки 26 и 27 задержки, которые могут быть выполнены, например, на О-триггерах или логических элементах, В преобразователе 25 производится грубое равномерное квантование восьмиразрядного кода а 2 в трехразрядный. а 2 по правилу а 2=а 2/ 32), которое однозначно определяет таблицу перекодирования преобразователя 25;.Управление блоками, входящими в кодер сигнала изображения, осуществляет синхрогенератор,Синхрогенератор (СГ) формирует следующие частоты: тактовую 1 т, канальную 1 кан, сигналы для управления ОЗУ, э также часто. ты 1 т/4 и 1 т/16К входу частоты 1 т подключены входы синхронизации блоков 1,16.18,26 и 27 в случае реализации блоков 26 и 27 задержки на О-триггерах, вход счета счетчиков 19 и 20, управляющий вход блоков 22 коммутации, К входу частоты б/4 подключены входы синхронизации последовательного регистра 17.10 Частота 1 т/16 подается на параллельный регистр 17, частотой 1 к сбрасываются в. ноль счетчики 16, 19 и 20, Частотой 1 кн считается кодовое слово группы с блока 12 в цифровой канал связи,Кодер сигнала изображения работает следующим образом.В АЦП 1 аналоговый сигнал монохромного изображения подвергается дискретизации с частотой 1 т12 МГц, квантованию на 256 уровней и кодированию позиционным восьмирээрядным кодов. Восьмиразрядные элементы х; цифрового ТВ 20 изображения с выхода АЦП 1 поступают в блок 2 памяти, В блоке 2 производится за 25 держка ТВ сигнала на кадр. Счетчики 19 и 20 записи и считывания считают такты частоты Фт, Адреса записи-считывания поступают на коммутатор 22; которые в течение первого полутакта частоты 1 подает нэ адресные входы ОЗУ 23 адреса считывания, а в течение другого полутакта - адреса эапи 30 си, Адреса считывания поступают с преобрэзователя 21 кодов, который для группы Х 11, Х 12, Х 13, Х 14 Х 21, Х 22, Х 23, Х 24, Х 31, Х 32, ХЗЗ, хз 4, х 41; х 42. х 43, х 44 выдает адреса следующей последовательности элементов: х 11, Х 12, Х 21, Х 22, Х 13, Х 14, Х 23, Х 24, Х 31, Х 32, Х 41, Х 42,35 хзз, хз 4, х 43, х 44, т.е, последовательности адресов записи 1-15,16 для иэображения 40 512 х 512 элементов ставится в соответствующие следующая последовательность адресов считывания 1,2,513,514,3,4,515,516, 1025, 1026,1537, 1538,1027,1028,1539,1540.Приведенное на примере группы элементов 45 х 1, 1=1 4, )=1 4 правило формирования адресов считывания по адресам записи распространяется на следующие циклы (по 16 элементов) адресов записи, т.е. однозначно определяют таблицу перекодирования для 50 преобразователя 21 кодов. Получено аналитическое выражение С=цЗ), где 3адрес записи, С - адрес считывания, которое запрограммировано и получены распечатки преобразования 2адресов записи в 2 " 55 адресов считывания, Программа и распечатки используются для программирования нэ ППЗУ, Поскольку правило перепаковки адресов не входит в объем притязания авторов, то программа и распечатки не прилагаются, Перепэковка адресов производится в любом кодере группового кодирования, который осуществляет кодирование группами элементов в кадре (в отличие от кодирования в строке и в поле), Элементы хЦ для каждой кодируемой группы в изло женном порядке поступают в блок 3 сокращения избыточности. В нем с помощью накапливающего сумматора 18, включающего сумматор, регистр, счетчик и элемент ИЛ И-Н Е, вычисляются следующие суммы: 10Х 1=Х 11+Х 12+Х 21+Х 22Х 2=Х 13+Х 14+Х 23+Х 24Х 3=Х 31+Х 32+Х 41+Х 42,Х 4=ХЗЗ+Х 34+Х 43+Х 44.15Счетчик считает четыре такта частоты 1,. При коде 00 на его выходе, сигнал на выходе элемента ИЛ И-Н Е равен единице. Эта единица сбрасывает в ноль регистр, на котором 20 в течение предыдущего такта Ь хранилась сумма четырех элементов, Эта сумма без двух младших разрядов (т.е. х 1=х 1/4, х 2=х 2/4, хз=хз/4, х 4=х 4/4) по такту частоты 1/4, совмещенной на выходе с сигналом на 25 выходе элемента ИЛИ-НЕ, записывается в последовательный регистр 17. После сброса регистра в ноль он начинает копить сумму следующих четырех элементов, Когда в последовательный регистр регистра 17 запи шутся все четыре элемента х 1, х 2, хз, х 4, они по такту частоты Ы 16 записываются в параллельный регистр регистра 17 и с него поступают в блок 4 умножения и на вторые входы блока 7, В блоке 4 каждый элемент х 35 умножается на 1/4 и результат каждого умножения подается в сумматор 5, где произаводится вычисление а 1= , (1/4 х).40Семиразрядный код (без младшего разряда) подается в инвертор 6 и квантователь 9, После инвертирования код а 1 поступает в сумматор 7, где осуществляется вычисление четырех разностей (х;-а 1), которые переда ются в сумматор модулей, В данном блоке4производится вычисление а 2=1/2 ,Г Х 1-а 11=1и формирование матрицы знаков Я из знаков разностей(х-а 1). В квантователь 9 поступает 50 семиразрядный код а 2. Коэффициент а 2 в квантователе 8 подвергается равномерному грубому квантованию по правилу а 2=1 а 2/32, а переменные д 1 и Я задерживаются на время квантования а 2, Разрядности на выходе а 1,.а 2 и Я на выходе блока 9 равны 7, 3, 4 соответственно, Коды а 2 и Я поступают в дешифратор 10. Сигнал на выходе дешифратора 10 равен единице, когда а 2 Ф 0 и Я равна одна из четырех комбинаций 0011, 0110, 1001, 1100.Сигнал с выхода блока 10 является управляющим для блока 11, на один вход. которого подается восьмиразрядный код с выхода преобразователя. 14, а на другой - восьмиразрядный код с выхода преобразователя 13, В преобразователе 14 осуществляется грубое нелинейное квантование а 1 для групп а 2=0 по закону:а 1 при а 119В=1 а 1 - 203 )+20 при а 119.На а 1 при а 2=0 отводится 56 кодовых комбинаций, В восьмиразрядном итоговом кодовом слове им соответствуют комбинации с (00000000) по (00110111). Комбинация из этого множества комбинаций подключается к выходу блока 11, если управля 1 ощий сигнал равен нулю. В преобразователе 13 хранятся кодовые комбинации с (00111000) по (11111111), соответствующие кодируемым группам е а 2 Ф 0 и вертикальным или горизонтальным контуром, На каждый из четырех возможных контуров(номера их задаются с помощью преобразователя 15) отводится 50 кодовых комбинаций, которые формируются в соответствии с таблицей (фиг,5). Полученное итоговое слово кодовой группы с выхода блока 11 в параллельном коде подается на вход блока 12 кодирования, где сворачивается в последовательный код и поступает в цифровой канал связи. В кодере 16 элементам изображения ставится в соответствие восьмирэзрядное кодовое слово, т,е, сжатие достигается до 0,5 бит/элемент,Достоинством кодера является относительно простая аппэратурная реализация при значительном коэффициенте сжатия потока видеоданных, Кодер сохраняет горизонтальные и вертикальные перепады между х 1, х 2, хз, х 4. Поскольку вероятность таких контуров в изображениях естественного происхождения высока, то кодер не приводит к существенной деградации изображений.Использование предлагаемого устройства целесообразно как по техническим, так и по экономическим соображениям.Формула изобретения 1, Кодер телевизионного сигнала по авт.св. Ь 1569990, о т л и ч а ю щ и й с я тем, что, с целью повышения информативности кодера, между выходами блока памяти и объединенными вторыми входами второго сумматора и входами блока умножения введен блок сокращения избыточности, выполненный на делителе частоты, буферном регистре и накапливающем сумматоре, информационные входы которого являются одноименными входами блока сокращения избыточности, выход делителя частоты подключен к входу обнуления накапливающего сумматора, выходы которого соединены с информационными входами буферного регистра, выходы которого являются выходами блока сокращения избыточности, счетный вход делителя частоты и тактовый вход накапливающего сумматора блока сокращения избыточности объединены с первым тактовым входом блока памяти, тактовыми входами аналого-цифрового преобразователя и квантователя и являются первым тактовым входом кодера, вход разрешения записи буферного регистра блока сокращения избыточности объединен с первым тактовым входом блока кодирования и является вторым тактовым входом кодера, вход разрешения считывания буферного регистра блока сокращения избыточности является третьим тактовым входом кодера,вход обнуления делителя частоты блока сокращения избыточности объединен с входом обнуления блока памяти и вторымтактовым входом блока кодирования и явля 5 ется четвертым тактовым чходом кодера, управляющие входы блока памяти являютсяодноименными входами кодера.2. Кодер по п,1, о т л и ч а ю щ и й с ятем, что блок памяти содержит первый и10 второй счетчики импульсов, преобразователь кодов, коммутатор, оперативно-запоминающее устройство и буферный регистр,информационные входы которого являютсяодноименными входами блока, выходы бу 15 ферного регистра соединены с информационными входами оперативно-запоминающегоустройства, управляющие входы которого являются одноименными входами блока, тактовый вход буферного регистра объединен со20 счетными входами счетчиков импульсов, управляющим входом коммутатора и являетсятактовым входом блока, входы обнулениясчетчиков импульсов объединены и являются входом обнуления блока, выходы первого25 и второго счетчиков импульсов соответственно непосредственно и через преобразователь кодов соединены с первыми ивторыми информационными входами коммутатора, выходы которого подключены к30 адресным входам оперативно-запоминающего устройства, выходы которого являютсявыходами блока,