Устройство для кодирования

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИН З М 1 З ИЭ ПИ УСТРОЙСТВО ПИзобретениеьной техникеовано в залоненных на фуьшой степеньзобретения яверности счиУстройство дл(54) (57) лите поль КОПИРОВАНИЯ сится к выч с- ах может бытьающих сист кционапьных у интеграции,ляется повьппе ываемой инфор я кодированияах вып с б ю ние ма- сост сии. ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ Н АВТОРСКОМУ СВИДЕТЕЛЬСТВ 98/24-24(56) АвторР 402870,АвторскФ 622086,держит информационный регистр 1,входы 2 устройства, элементы И 3и 4 соответственно первой и второйгрупп, группу элементов ИЛИ 5,блок6 сумматоров по модулю два, контролный регистр 7, регистр 8 прямогокода, блок 9 сравнения, элемент ИЛИ10, регистр 11 ошибок, первый 12 ивторой 13 формирователи сигналовкратности ошибок, первый 14, второй15 и третий 16 элементы И, блок 17управления, элемент ИЛИ 18, счетчик19 кода адреса, оперативное запоминающее устройство 20, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2 1, выходной блок 22,управляющую шину 23, выход 24 устройства, управляющую шину 25 Чтение/Запись, шину 26 сигнала сменыкода адреса и шину 27 кода адреса,Ззп, флы, 4 ил.128729 Составитель О.Тюринаедактор А.Долинич Техред Л.Сердюкова, Корректор С,Черн комит и отк осква ушск аб., д роиэводственно-полиграфическое предприятие, г.ужгород, ул.Проектна Закаэ 271 ВНИИПИ по 11303Тира осудар лам иэ твенно бретен Ж,Подписноеа СССРтий1 12872Изобретение относится к вычислительной технике и может быть использовано в запоминающих системах, выполненных на функциональных узлах с большой степенью интеграции. 5Целью изобретения является повышение достоверности считываемой информации,На фиг. 1 приведена структурная 1 Осхема устройства для кодирования;на фиг,2, 3 и 4 - примеры выполнениясоответственно формирователя сигналов кратности ошибок, блока управления и выходного блока, 15Устройство для кодирования (фиг.1)содержит информационный регистр 1,выходы 2 устройства, элементы 3 и4 И соответственно первой и второйгрупп, группу элементов 5 ИЛИ, блок6 сумматоров по модулю два, контрольный регистр 7, регистр 8 прямого кода, блок 9 сравнения, элемент10 ИЛИ, регистр 11 ошибок, первый 12и второй 13 формирователи сигналов 25кратности ошибок, первый 14, второй15 и третий 16 элементы И, блок 17управления, элемент 18 ИЛИ, счетчик19 кода адреса, оперативное запоминающее устройство 20, элемент 21 ИС- ЗОКЛЮЧАКЖЕЕ ИЛИ, выходной блок 22, управляющую шину 23, выход 24 устройства, управляющую шину 25 "Чтение/Запись", шину 26 сигнала смены кодаадреса и шину 27 кода адреса.35Формирователь сигналов кратностиошибок (фиг.2) содержит элементы28 3 1 ИСКЛЮЧАЮЩЕЕ ИЛИ р зле ме нты32 - 34 И, мажоритарный элемент 35,элементы 36 и 37 ИЛИ, элемент 38 ЗАПРЕТ и П-триггеры 39 и 40.Схема управления (фиг,3) содержитэлемент 41 ИСКЛЮЧАХРЕЕ ИЛИ, элемент42 ИЛИ-НЕ, первый 43 - пятый 47 элементы ИЛИ, генератор 48 импульсов,первый 49 - третий 51 КБ-триггерырпервый 52 - десятый 61 элементы Ии счетчик 62 импульсов.Рыходной блок (фиг,4) содержитрегистр 63, элементы 64 и 65 И соответственно первой и второй группы,инвертор 66, группу элементов 67 ИЛИ,блок 68 сумматоров по модулю два,элемент 69 ИЛИ-НЕ, дешифратор 70 и элементы 71 И третьей группы.55Счетчик 19 кода адреса представляет собой обычный счетчик импульсов,позволяющий осуществлять обращениек ячейкам оператинного запоминающего устройства как по коду, поступающемупо шине 27 кода адреса, так н по сигналу смены кода адреса в режиме последовательного обращения к ячейкамданного запоминающего устройстна,Устройстно для кодирования работает следующим образом,В исходном состоянии КЯ-триггеры49 и 50 бпока 17 управления находятся в нулевых состояниях, а КБ-триггера 51 высокий уровень напряжения,соответствующий логической единице,поступает на первый выход схемы 17 управления, а с его инверсного выходанизкий уровень напряженияр соответствующий логическому нулю, поступает на второй выход схемы 17 упранления, Далее сигнал с первого выхода схемы 17 управления поступает навторые входы элементов 3 И первойгруппы, вследствие чего последниеоткрыты по вторым входам,При кодировании информационноеслово по входу 2 запоминается в информационном регистре 1. С прямыхвыходов последнего информационноеслово через элементы 3 И первой группы и группу элементов 5 ИЛИ поступает на входы блока 6 сумматоровпо модулю два, Последний осуществляет кодирование информационного словав соответствии с кодом Хэмминга.Закодированное информационное слово запоминается в контрольном регистре 7, откуда оно записывается вадресуемую ячейку оперативного запоминающего устройства 20, а затемсчитывается на регистр 8 прямогокода, При этом управляющий сигнал"Запись" (низкий уровень напряжения)поступает на первый вход схемь 17управления и далее через элемент41 ИСКЛЮЧАКЩЕЕ ИЛИ на единичныйвход КБ-триггера 49, устанавливаяего в единичное состояние, Сигналс прямого выхода КЯ-триггера 49 поступает на второй вход элемента52 И, разрешая тем самым прохождение импульсов с выхода генератора48 через элементы 52 И и 43 ИЛИ насчетный вход счетчика 62 импульсов,С поступлением второго импульса насчетный вход последнего на второмего выходе появится положительныйимпульс, который через элемент55 И и элемент 44 ИЛИ поступает натретий выход схемы 17 управления,С третьего выхода последней импульс1287294 поступает на управляющий вход схемы 9 контроля. Причем промежутоквремени между поступлением управляющего импульса "Записьн и импульсовна третьем выходе схемы 17 управления должен быть меньше времени допоявления считанного информационного слова на выходах регистра 8 прямого кода.По сигналу, поступающему с третьего выхода схемы 17 управления науправляющий вход блока 9 сравнения,в последней происходит поразрядноесравнение записанного и считанногоинформационных слоь. При этом навыходах блока 9 сравнения сигнал"1" появляется в тех разрядах, н которых отсутствует совпадение указанных информационных слов. В случае их совпадения, что свидетельствует об отсутствии отказов в адресуемой ячейке оперативного запоминающего устройства 20, сигнал навыходе блока 9 сравнения отсутствует и на выходе элемента 10 ИЛИ дальше поддерживается низкий уровеньнапряжения, соответствующий логическому нулю.С поступлением четвертого импульса на счетный вход счетчика 62 наего третьем выходе появляется импульс, который через элемент 56 Ипоступает на четвертый выход схемы17 управления и далее на первый упранляющий вход формирователя 12 сигналов кратности ошибок, Если ошибкив считанном информационном слове отсутствуют, то на обоих выходах формирователя 12 сигналов кратностиошибок подцерживаются низкие уровни 40напряжения,С поступлением шестого импульса на счетный вход счетчика 62 на втором и третьем выходах появляются им пульсы, открывающие элемент 57 И по обоим входам, При этом на выходе последнего появляется импульс, который поступает через элемент 42 ИЛИНЕ на нулевой вход КЯ-триггера 49, 5 О возвращая его в нулевое состояние, и через элемент 45 ИЛИ - на пятый выход схемы управления и далее - на первый вход элемента 21 ИСКЛЮЧАКЮЕЕ ИЛИ. При этом на выходе последнего устанавливается низкий уровень напряжения, так как он открыт по третьему входу высоким уровнем напряжения,который поступает на управляющий вход оперативного запоминающего устройства 20, Таким образом, в адресуемую ячейку последнего запишется информационное слово со всеми контрольными разрядами,С установкой Ю-триггера 49 в нулевое состояние прекращается прохождение импульсов на счетный вход счетчика 62.Если же в адресуемой ячейке оперативного запоминающего устройства 20 имеются отказы, искажающие информационное слово, то на соотнетствующих входах блока сравнения появляются сигналы, которые через элемент 10 ИЛИ поступают на тактовый вход регистра 11 ошибок, в котором запоминаются отказавшие разряды адресуемой ячейки, и на второй вход схемы 17 управления. С поступлением импульса на второй вход последней КЯ- триггер 50 устанавливается в единичное состояние, разрешая тем самым прохождение импульсов с выхода генератора 48 через элементы 53 И и 43 ИЛИ на счетный вход счетчика 62, а КБ-триггер 51 устанавливается в нулевое состояние. При этом на первом выходе схемы 17 управления устанавливается низкий уровень напряжения, который поступает на вторые входы элементов 3 И первой группы, запрещая тем самым поступление прямого кода информационного слова на входы блока 6 сумматоров по модулю два, а на втором выходе устанавливается высокий уровень напряжения, Сигнал с второго выхода схемы 17 управления поступает на первый контрольный вход контрольного регистра 7, н соответствующий разряд которого запишется " 1", и на первые входы элементов 4 И второй группы, разрешая тем самым поступление инверсного кода информационного слона через элементы 4 И второй группы и группу элементов 5 ИЛИ на входы блока 6 сумматоров по модулю два, Последний осуществляет кодирование кода информационного слова в соответствии с кодом Хэммин-. га. Закодированное инверсное информационное слово запоминается в контрольном регистре 7.С поступлением четвертого импульса на счетный вход счетчика 62, как и ранее, на четвертом выходе схемы 17 управления появляется импульс, который поступает на первый управляю 128729410 С поступлением шестого импульсана счетный вход счетчика 62 на втором и третьем выходах последнего установятся высокие уровни напряжения,в результате чего на выходе элемента 57 И появится импульс, которыйчерез элемент 42 ИЛИ-НЕ поступаетна нулевой вход КБ-триггера 49, устанавливая его в нулевое состояние,и через элемент 45 ИЛИ - на первыйвхоД элемента 21 ИСКЛЮЧАЮЩЕЕ ИЛИ.При этом на выходе последнего устанавливается низкий уровень напряжения, и закодированное инверсное информационное слово запишется в адресную ячейку оперативного запоминающего устройства 20,С поступлением восьмого импульсана счетный вход счетчика 62 элемент57 И закроется по обоим входам и наего выходе установится низкий уровень щий вход формирователя 12 сигналовкратности ошибок. Если в считанномпрямом информационном слове имеетсяоднократная ошибка, то на выходе элемента 31 ИСКЛЮЧАЮЩЕЕ ИЛИ появляетсясигнал (высокий уровень напряжения),который через элемент 38 "Запрет"поступает на информационный вход0-триггера 39. С приходом импульсана первый управляющий вход формирователя 12 сигналов кратности ошибок 0-триггер 39 устанавливается вединичное состояние и на первом выходе данного формирователя устанавливается высокий уровень напряжения,свидетельствующий о наличии в считанном прямом информационном словеоднократной ошибки,Если же в считанном прямом информационном слове имеется многократная ошибка (больше 1), то на выходе мажоритарного элемента 35 или элемента 36 ИЛИ данного формирователя появится высокий уровень напряжения, который через элемент 37 ИЛИ поступает на информационный вход 0-триггера 40. Как и в предыдущем случае, с прихо,;: ом импульса на первый управляющий вход формирователя 12 сигналов кратности ошибок Э-триггер 40 установится в единичное состояние и на втором выходе данного формирователя установится высокий уровень напряжения, свидетельствующий о наличии в считанном прямом информационном слове многократной ошибки,5 15 20 25 ЗС 35 40 45 50 55 напряжения, в результате чего на пятом выходе схемы 17 управления установится низкий уровень напряжения, а инверсное информационное слово считается на регистр 8 прямого кода,С поступлением десятого импульса на счетный вход счетчика 62 элемент 58 И схемы 17 управления откроется по обоим входам и на выходе указанного элемента появится импульс, который через элемент 44 ИЛИ поступает на третий выход схемь 17 управления и далее на управляющий вход блока 9 сравнения. Теперь уже в блоке 9 управления осуществляется поразрядное сравнение записанного и считанного инверсных кодов информационного слова. В случае совпадения указанных кодов, что свидетельствует об устранении имеющихся отказов инвертированием, на выходе элемента 10 ИЛИ сигнал отсутствует. В дальнейшем в режиме считывания информации из оперативного запомина" ющего устройства 20 на управляющей шине 23 поддерживается высокий уровень напряжения, открывающий по третьему входу элементы 64 и 65 И соотаетственно первой и второй групп выходного блока 22. Информация при этом считывается на регистр 8 прямого кода, откуда она поступает на инфор" мационные входы выходного блока 22 и далее запоминается в регистре 63.Кроме того, с первого контрольного выхода регистра 8 прямого кода сигнал, записанный ранее по первому контрольному входу контрольного регистра 7, поступает на первый управляющий вход выходного блока. Если в адресуемую ячейку оперативного запоминающего устройства было записано инверсное информационное слово, то из первого контрольного выхода регистра 8 прямого кода на первый управляющий вход выходного блока 22 поступает сигнал, соответствующий логической "1", в ре. зультате чего элементы 65 И второй группы откроются по вторым входам и информационное слово с инверсных выходов регистра 63 (таким образом осуществилась инверсия считанного слова) через элементы 65 И второй группы и группу элементов ИЛИ 67 поступает на входы блока 68 сумматоров по модулю два. В последнем осушдствляется проверка в соответствии с кодом Хэмминга считанного слова.При отсутствии ошибки в информапионном слове, поступившем на входы блока 68 сумматоров по модулю два, навыходах последнего во всех разрядахустановятся "0", в результате чего на выходе элемента 69 ИЛИ-НЕ установится высокий уровень напряжения, открывающий элементы 71 И третьей группы по вторым входам, разрешая прохождение считанного информационного слова на выходы 24 устройства.Если же в адресуемую ячейку оперативного запоминающего устройства20 был записан прямой код информационного слова,то из первого контрольного выхода регистра 8 прямого кочда на первыи управляющии вход выходного блока 22 поступит низкий уровень напряжения, соответствующийлогическому нулю, в результате чего элементы 65 И второй группы закроются по вторым входам, а элементы 64 И первой группы откроются повторым входам. В данном случае информация с прямых выходов регистра63 поступает на выходы 24 устройства,Если и при считывании инверсногокода информационного слова на выходах схемы 9 контроля формируютсясигналы, что свидетельствует о наличии в адресуемой ячейке отказов,характер которых совпадает с текущимзначением соответствующих разрядов прямого кода информационного слова, то сигнал, как и в первом случае, с выхода элемента 10 ИЛИ поступает на тактовый вход регистра 11 ошибок, где по данному сигналу запоминаются отказавшие разряды, и на второй вход схемы 17 управления. При этом КБ-триггер 50 продолжает находиться в единичном состоянии, а КЯ-триггер 51 - в нулевом состоянии. Информация с выходов регистра 11 ошибок поступает на информационные входь 1 формирователя 13 сигналов кратности ошибок, где, как раньше в формирователе 12 сигналовкратности ошибок, определяется кратность ошибки в считанном инверсномкоде информационного слова.С поступлением двенадцатого импульса на счетный вход счетчика 62 на третьем и четвертом его выходах появятся сигналы, которыми элемент 60 И откроется по обоим входам и на его выходе установится высокий455055 10 15 20 25 30 35 40 уровень напряжения. Сигнал с выхода элемента 60 И поступает на шестой выход схемы 17 управления и далее на первый управляющий вход формирователя 13 сигналов кратности ошибок. При этом в зависимости от кратности ошибки в считанном инверсном коде информационного слова на соответствующем выходе формирователя 13 сигналов кратности ошибок появится сигнал, свидетельствующий о наличии либо однократной, либо многократной ошибки.При этом возможны следующие случаи:кратность ошибки, полученная при считывании прямого кода информационного слова, равна кратности ошибки, полученной при считывании инверсного кода информационного слова, и не больше 1кратность ошибки, полученная при считывании прямого кода информационного слова, больше кратности ошибки, полученной при считывании инверсного кода информационного слова,при этом кратность ошибки, полученная при считывании инверсного кода информационного слова, не больше 1;кратность ошибки, полученная при считывании прямого кода информационного слова, равна 1 и меньше кратности ошибки, полученной при считывании инверсного кода информационного слова;кратность ошибки, полученная как при считывании прямого, так и инверсного кодов информационного слова, больше 1. В первом случае, когда при считывании как прямого, так и инверсного кодов информационного слова имеются однократные ошибки, сигналы с первых выходов формирователей 12 и 13 сигналов кратности ошибок поступают на входы элемента 14 И, и на выходе последнего формируется импульс, который поступает на четвертый вход схемы 17 управления и далее через элемент 47 ИЛИ - на единичный вход КБ- триггера 51, устанавливая его в единичное состояние. Сигналы с прямого и инверсного выходов КБ-триггера 51 поступают соответственно на первый и второй выходы схемы 17 управления, Сигналы с первого выхода схемы 17 управления поступают на вторые входы элементов 3 И первой группы, разре 9 1287294 0шая прохождение прямого кода информационного слова через элементы 3 Ипервой группы и группу элементов 5ИЛИ на входы блока 6 сумматоров помодулю дна, а с второго выхода сигнал 5(низкий уровень напряжения) поступает на первые входы элементов 4 Ивторой группы, запрещая тем самымпрохождение инверсного кода информационного слова через элементы 4 Ивторой группы и группу элементов 5 ИЛИна входы блока 6 сумматоров помодулю два , и на первый контрольныйвход контрольного регистра 7, в соответствующий разряд которого запишется 0,Блок 6 сумматоров по модулю дваосуществляет кодирование прямого кодаинформационного слова в соответствиис кодом Хэмминга, и контрольное слово запишется в контрольный регистр 7.С поступлением четырнадцатого импульса на счетный вход счетчика 62схемы 17 управления на втором - чет 25вертом выходах укаэанного счетчикапоявляются сигналы, которые поступают на входы элемента 59 И, в результате чего на выходе последнегоустановится высокий уровень напряжения, Сигнал с выхода элемента 59 И30поступает .на второй вход элемента54 И и через элемент 45 ИЛИ - на пятыйвыход схемы 17 управления. С указанного выхода сигнал поступает на первый вход элемента 21 ИСКЛЮЧАЮЩЕЕ 3ИЛИ, в результате чего на его выходе установится низкий уровень напряжения (так как на третьем еговходе присутствует высокий уровеньнапряжения) и прямой код информа 40ционного слова запишется в адресуемую ячейку оперативного запоминаюшего устройства 20.В дальнейшем при считывании информационного слова с данной ячейкионо, как и ранее, поступает с выходарегистра 8 прямого кода на ифнормационные входы выходного блока 22и далее запоминается в регистре 63,Поскольку в данную ячейку ранее былзаписан прямой код информационногоЪслова, то с первого контрольного выхода регистра 8 прямого кода на первый управляющий вход выходного блока 22 поступит низкий уровень напряжения, соответствующий логическомунулю, в результате чего данное слово с прямых выходов регистра 63 поступает через элементы 64 И первойгруппы и элементы 67 ИЛИ на входыблока 68 сумматоров по модулю два.Так как прямой код информационногослова ранее был записан в даннуюячейку с ошибкой, то на выходе блока 68 сумматоров по модулю два сформируется соответствующий код, который поступает на входы элемента 69ИЛИ-НЕ и на входы преобразователя 70двоичного кода в десятичный. При этомна выходе элемента 69 ИЛИ-НЕ устанавливается низкий уровень напряжения,запрещающий поступление считанногослова на выходы 24 устройства, а навыходе преобразователя 70 двоичного кода в десятичный в соответствующем разряде формируется сигнал логической "1", который поступает на инвертирующий вход соответствующегоразряда регистра 63, корректируя таким образом считанное слово. Теперьуже на выходе элемента 69 ИЛИ-НЕ устанавливается высокий уровень напряжения и информация с прямых выходов регистра 63 через элементы 64 Ипервой группы, группу элементов 67 ИЛИи элементы .71 третьей группы поступает на выходы 24 уствойства С поступлением пятнадцатого импульса на счетный вход счетчика 69 схемы 17 управления элемент 54 И откроется по обоим входам, в результате чего на его выходе появится импульс, который через элемент 46 ИЛИ поступает на нулевой вход кБ-триггера 50, возвращая его тем самым в нулевое состояние, С установкой НБ- триггера 50 в нулевое состояние прекращается поступление импульсов с выхода генератора 48 на счетный вход счетчика 62.Во втором случае, когда при считывании прямого кода информационного слона обнаружена многократная ошибка, а при считывании инверсного кода того же информационного слова,обнаружена однократная ошибка, триггер 51 схемы 17 управления продолжает находиться в нулевом состоянии и в адресуемую ячейку оперативного запоминающего устройства 20 запишется инверсный код информационного слова. Затем при считывании информации из данной ячейки однократная ошибка скорректируется в выходном блоке 22 и считанное слово проинвертируется сигналом, поступающим с первого кон 1287294 21, Устройство для кодирования, содержащее информационный регистр, первые входы которого являются входами устройства, первые выходы подключены к первым входам первой группы элементов И, выходы которой соединены с первыми входами группы элементов ИЛИ, выходы которой подключены к соответствующим входам блока сумматоров по модулю два, выходы которого соединены с информационными входами контрольного регистра. регистр прямого кода, первые выходы которого подключены соответственно к первым входам блока сравнения, выходы которого соединены с соответВ дальнейшем при считывании информации из данной ячейки имеющая45 место однократная ошибка скорректируется в выходном блоке 22В четвертом случае, когда кратность ошибки как при считывании прямого, так и инверсного кодов информационного слова, больше 1, сигналы с вторых выходов формирователей 12 и 13 сигналов кратности ошибок поступают на входы элемента 16 И, в результате чего на его выходе фор мируется импульс, который поступает на второй контрольный вход контрольного регистра 7, в соответствующий разряд которого запишется "1", и на трольного выхода регистра 8 прямогокода на первый управляющий вход выходного блока 22,Таким образом, на выход 24 устройства поступит информационное слово, 5не искаженное отказами в адресуемойячейке оперативного запоминающегоустройства 20.В третьем случае, когда при считывании прямого кода информационногослова обнаружена однократная ошибка,а при считывании инверсного кода этого же слова в многократная ошибка,сигналы с первого и второго выходовформирователе соответственно 12 и 13сигналов кратности ошибок поступаютна входы элемента 15 И, в результатечего на его выходе формируется импульс, который поступает на пятыйвход схемы 17 управления, С пятоговхода схемы 17 управления импульсчерез элемент 47 ИЛИ поступает наединичный вход КБ-триггера 51, устанавливая его в единичное состояние.При этом высокий уровень напряженияс прямого выхода указанного триггерапоступает на первый выход схемы 17управления, а низкий уровень напряжения с инверсного выхода поступает навторой выход схемы 17 управления. ВЗОэтом случае на входы блока 6 сумматоров по модулю два поступает прямойкод информационного слова, где онокодируется в соответствии с кодомХэмминга и затем запоминается в контрольном регистре 7. С приходом четырнадцатого импульса на счетныйвход счетчика 62 схемы 17 управленияданное закодированное информационноеслово запишется в адресуемую ячейкуоперативного запоминающего устройства 20. шестой вход схемы 17 правления сшестого входа последней импульс поступает на второй вход элемента63 И. С приходом пятнадцатого импульсана счетный вход счетчика 64 на выходе элемента 56 И формируется импульс, который через элемент 48 ИЛИпоступает на нулевой вход КБ-триггера 52, возвращая его в нулевое состояние, и через элемент 63 И (таккак на втором его входе поддерживается высокий уровень напряженил, поступающий с выхода элемента 16 И)на седьмой выход 75 схемы 17 управления и далее через элемент 18 ИЛИпоступает на счетный вход датчика19 кода адреса, в результате чегоменяется код адресуемой ячейки, ичерез элемент 21 ИСКЛЮЧАЮЩЕЕ ИЛИ -на управляющий вход оперативного запоминающего устройства 20, в результате чего данное информационное слово запишется уже по новому адресу,Кроме того, сигнал с выхода элемента 63 И поступает через элемент 43ИСКЛЮЧАЮЩЕЕ ИЛИ на единичный входКЯ-триггера 51.В дальнейшем процесс функционирования устройства для кодированияповторяется,Формула изобретения ствующими входами многовходового элемента ИЛИ, и вторую группу элементовИ, о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности кодирования, в него введены блок оперативной памяти, выходы которого соединены с входами регистра прямогокода, счетчик кода адреса, регистрошибок, формирователи сигналов кратности ошибок, элементы И, элементыИЛИ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блокуправления и выходной блок, информационные входы регистра ошибок подключены к выходам блока сравнения,выходы регистра ошибок соединены ссоответствующими информационнымивходами первого и второго формирователей сигналов кратности ошибок, юпервый выход первого формирователясигналов кратности ошибок соединенс первыми входами первого и второгоэлементов И, второй выход - с первым входом третьего элемента И, первый выход второго формирователя сигналов кратности ошибок соединен свторым входом первого элемента И,второй выход - с вторыми входами второго и третьего элементов И, первый 20вход блока управления является входом управляющей шины Чтение/Запись",первый выход блока управления соединен с вторыми входами элементов Ипервой группы, второй выход соединен 25с первымивходами элементов И второйгруппы и с первым контрольным входомконтрольного регистра, третий выходсоединен с вторым входом блока сравнения, четвертый выход соединен с 30первым управляющим входом первогоФормирователя сигналов кратности ошибок, пятый выход - с первым выходомэлемента ИСКЛЮЧАНМЦЕЕ ИЛИ, шестой выход - с первым управляющим входомвторого формирователя сигналов кратности ошибок, седьмой выход соединенс первым входом элемента ИЛИ и с вторым входом элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ,выход третьего элемента И соединен 40с вторым контрольным входом контрольного регистра и вторым входом блокауправления, инверсные выходы информационного регистра соединены с вторыми входами элементов И второй груп пы, второй выход регистра прямого кода соединен с первым управляющим входом выходного блока, третий выход -с вторым входом элемента ИЛИ, выходкоторого соединен с установочным вхо- О.дом регистра ошибок, вторыми управляющими входами первого и второгоформирователей сигналов кратностиошибок и счетным входом счетчика кода адреса, информационные входы которого являются входами кода адреса, выходы счетчика кода адреса соединены с адресными входами блокаоператив 1 ой памяти, управляющий вход которого соединен с выходом элементаИСКЛЮЧА 01 ЦЕЕ ИЛИ, второй вход которого является входом "Чтение/Записьустройства, третий вход элементаИЛИ является входом сигнала кодаадреса, информационные входы выходного блока подключены к первым выходам регистра прямого хода., второйуправляющий вход выходного блока является управляющим входом устройства,выходы являются выходами устройства,выходы контрольного регистра соединены с информационными входами блока оперативной памяти и третьимивходами блока сравнения, выход многовходового элемента ИЛИ подключенк управляющему входу регистра ошибок и третьему входу блока управления, выходы первого и второго элемента И подключены соответственнок четвертому и пятому входам блокауправления, шестой вход которого является входом сигнала кода сменыадреса. 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что формирователь сигналов кратности ошибок содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ,элементы И, мажоритарный элемент,элементы ИЛИ, элемент ЗАПРЕТ и триггеры, входы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первого, второго и третьего элементов И объединены соответственно и подключены к соответствующим входам формирователя сигналов кратности ошибок, выходы первого, второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с соответственно объединенными входами четвертого элемента ИЛИ и мажоритарного элемента, выходы элементов И соединены с соответствующими входами первого элемента ИЛИ; выход которого подключен к первому входу второго элемента ИЛИ и инверсному входу элемента ЗА 11 РЕТ, прямой вход которого соединен с выходом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход элемента ЗАПРЕТ соединен с 0-выходом первого триггера, выход мажоритарного элемента подключен к второму входу второго элемента ИЛИ, выход которого соединен с С-входом второго триггера и является тактовым входом формирователя, К-входы первого и второго триггеров объединены и являются установочнымвходом формирователя, выходы триггеров являются соответствующими выходами формирователя. 3. Устройство по п.1, о т л и - 5 ч а ю щ е е с я тем, что блок управления содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент ИЛИ-НЕ, элементы ИЛИ, элементы И, триггеры, счетчик и генератор импульсов, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, выход которого подключен к счетному входу счетчика импульсов, первый выход которого соединен с первым входом третьего элемента И, прямой выход первого триггера соединен с вторым входом первого элемента И и первыми входами четвертого и пятого элементов И, второй выход счетчика импульсов подключен к первым входам шестого, седьмого, восьмого элемен 25 тов И и второму входу четвертого элемента И, выход которого подключен к первому входу второго элемента ИЛИ, третий выход счетчика импульсов соединен с вторыми входами пятого, шестого, восьмого элементов И и с первым входом девятого элемента И, четвертый выход счетчика импульсов соединен с вторыми входами седьмого и девятого элементов И и с третьим входом восьмого элемента И, выход седь мого элемента И соединен с вторым входом второго элемента ИЛИ, выход шестого элемента И соединен с первым входом элемента ИЛИ-НЕ и первым входом третьего элемента ИЛИ, выход вось 4 О мого элемента И подключен к второму входу третьего элемента ИЛИ и второму входу третьего элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ и первым 45 входом десятого элемента И, выход которого подключен к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с Б-входом первого триггера, выход элемента ИЛИ-НЕ под ключен к К-входу первого триггера, выходы четвертого и пятого элементов ИЛИ подключены соответственно к К- входу и Б-входу второго и третьего триггеров, выход второго триггера 55 соединен с вторым входом второго элемента И, вторые вхопы элементаИСКЛЮЧАЮЩЕЕ ИЛИ и десятого элементаИ являются первым и вторым входамиблока управления, Б-вход второготриггера и К-вход третьего триггераобъединены и являются третьим входомблока управления, вторые входы элемента ИЛИ-НЕ и четвертого элементаИЛИ, первый вход пятого элемента ИЛИ,К-вход счетчика объединены и являются четвертым входом блока управления,второй и третий вход пятого элементаИЛИ являются соответственно пятым ишестью входами блока управления,прямой и инверсный выходы третьего триггера являются соответственно первыми вторым выходами блока управления,выходы второго элемента ИЛИ, пятогоэлемента И, третьего элемента ЕЛИ,девятого и десятого элементов И являются соответственно третьим, четвертым, пятым шестым и седьмым выходами блока управления,4. Устройство по п.1, о т л ич а ю щ е е с я тем, что выходнойблок содержит блок сумматоров по модулю два, элемент ИЛИ-НЕ, элементНЕ, группу элементов ИЛИ, группыэлементов И и регистр, информационные входы которого являются информационными входами блока, прямые иинверсные выходы регистра соединеныс первыми входами элементов И соответственно первой и второй групп,вторые входы элементов И второй. группыобъединены с входом инвертора и являются первым управляющим входом блока, выход инвертора соединен с вторыми входами элементов И первой группы, третьи входы элементов И первойи второй групп объединены и являются вторым управляющим входом блока,выходы элементов И первой и второйгрупп соединены с входами группыэлементов ИЛИ, выходы которой соединены с первыми входами элементов Итретьей группы, с входами блока сумматоров по модулю два, выходы которого соединены с входами дешифратора и входами элемента ИЛИ-НЕ, выходкоторого соединен с вторыми входамиэлементов И третьей группы, выходыдешифратора соединены с соответствующими инвертирующими входами регистра, выходы элементов И третьейгруппы являются выходами блока.