Устройство для обмена данными

123972Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах длясопряжения ЭВМ с каналами связи иявляется усовершенствованием известного устройства по авт. св. У 1012235.Цель изобретения - расширениекласса решаемых задач для уменьшениявремени, затрачиваемого ЭВМ на проведение обмена с устройствами нижнего 10уровня.На фиг. 1 представлена блок-схемаустройства; на фиг.2-7 - функциональные схемы блока связи с магистралью, блока прерываний, блока микропрограммного управления, линейногоблока ввода-вывода, блока сопряженияи блока разрешения доступа.Устройство (фиг.1) содержит генераторы 1 и 2 тактовых импульсов, блоки 3 и 4 микропрограммного управленияимеющие соответственно тактовые 5 и6, синхронизирующие 7 и 8 входы, первую и вторую магистрали, включающиесоответственно шины адреса, данных 25и управления 9-14, блок 15 прерываний, имеющий первый 16 и второй 17входы, группу входов 18, первый 19и второй 20 выходы, блок 21 связис магистралью, первые вход 22 и выход 23 которого являются входом выборки и выходом синхронизации, авторые вход 24 и выхоц 25 и группыадресных входов 26 и информационныхвходов-выходов 27 предназначены для35связи с второй магистралью, линейный блок 28 ввода-вывода, второйвход-выход которого соединен последовательно с магистралью 29 блока 30связи с линиями для последовательного ввода-вывода на линейные согласователи 31, вторые входы-выходы 32 которых являются линейными входами-выходами устройства, линейный дешифратор 33, блок 34 регистров, дешифра 45тор 35 ввода-вывода, первый блок 36памяти, управляющий дешифратор 37,блок .38 сопряжения, блок 39 разрешения доступа к магистрали, шины40 - 43 вторых и первых входов и выходов блока 39, второй 44 и третий 45блоки памяти, группу блоков 46 па;мяти,Блок 21 связи с магистралью(фиг,2),содержит память 47, второйи первый регистры 48 и 49 адреса,второй и первый 50 и 51 регистры данных, второй и первый элементы И 52и 53, элемент ИЛИ 54, триггеры 55 и 4 156, второй и первый элементы 57 и 58 задержки, компаратор 59 адреса, генератор 60 импульсов и элемент НЕ 61.Блок 15 прерываний (фиг,3) содержит компаратор 62, элементы И 63 и 64, триггеры 65 и 66.Блоки 3 и 4 микропрограммного управления (фиг. 4) содержат буферный регистр (буфер) 67 данных, . арифметико-логический узел (АЛУ) 68, регистр 69 команц, блок 70 регистров общего назначения, формирователь 71 тактовых импульсов, дешифратор 72 команд, счетчик 3 команд, регистр 74 адреса, регистр 75 выходных сигналов, регистр 76 входных сигналов, буферный регистр (буфер) 77 адреса.Линейный блок 28 ввода-вывода (фиг.5) содержит буферный регистр (буфер),78 данных, регистр 79 командр и режимов, сдвиговый регистр 80, предназначенный для передачи информации, регистр 81 состояния, сдвиговый регистр 82, предназначенный для приема информации, дешифратор 83.Блок 38 сопряжения (фиг.б) содержит группы 84 и 85 тристабильных элементов И, элементы И 86-92, элементы ИЛИ 93 и элемент 94 задержки.Блок 39 разрешения доступа к магистрали (фиг. 7) содержит элементы И 95 и 96 и элементы НЕ 97 и 98. Блок 21 связи с магистралью яредставляет собой оперативно-запоминающее устройство, предназначенное для хранения и накопления массивов приемопередачи и для информационной связи с блоком 4 микропрограммного управления через вторую магистраль, и имеет, каналы обращения как со стороны второй магистрали, так и со стороны первой магистрали. Распределение во времени циклов обращения к блоку 21 осуществляется триггерами 55 и 56 единичное состояние которых определяет прохождение сигналов адреса, данных и,управления на вход памяти 47, Триггеры 55 и 56 соединены таким образом, что их одновременное единич" ное состояние исключается. Если состояние триггера 55 соответствует единичному, то сигнал с выхода этого триггера, поступая на установочный вход триггера 56, удерживает его в нулевом состоянии и наоборот. Распределение во времени включения50 55 триггеров осуществляется взаимоинверсными сигналами, поступающими с генератора 60, с использованием элемента НЕ 61, на их входы синхронизации. Сигналы, указывающие на начало цикла обращения, поступают на информационные входы триггеров. Сигнал обращения со стороны второй магистрали формируется на выходе компаратора 59 в зависимости от состояния входов 26, соединенных с шиной адреса. Наличие компаратора 59 определяется различной адресной емкостью шины адреса и памяти 47. Например, для организации адресации к блокам 45 и 46 памяти необходима шестнадцатиразрядная шина адреса (входы 26), а емкость памяти 47 составляет 1 килослово, для адре-. сации к которой необходима всеголишь десятиразрядная шина адреса, Оставшиеся шесть разрядов адреса являются как бы номером части всего возможно- по массива и они сравниваются с заранее заданным номером в компараторе 59 адреса. При совпадении заданного номера с номером, соответствующим состоянию шины адреса, на выходе компаратора 59 формируется сигнал выборки. Если состояние триггера 56 соответствует нулевому состоянию, то триггер 55 по фронту синхросигнала устанавливается в единичное состояние. Сигнал с выхода этого триггера, поступая на входы регистра 50 данных элемента И 52, регистра .48 адреса и элемента задержки 57, разрешает прохождение сигналов адреса, управления данных на входы памяти 47 и,формирование сигнала "Ответ" блоку 4. Сигнал по входу 24 с шины 14 управления второй магистрали определяет направление движения данных через регистр 50 (запись или чтение).Если состояние триггера 56 соот- ветствует единичному состоянию, то установка триггера 55 задерживается до установки триггера 56 в нулевое состояние, задерживая тем самым ответ на выходе 25 для блока 4 и прохождение сигналов адреса, управления и данных.Признаком обращения к блоку 21 со стороны первой магистрали является сигнал выборки на входе 22. Работа блока 21 в последующем цикле аналогична за исключением того, что в данном цикле участвуют регистры 49 и 51, элемент 58 задержки и элемент И 53.510152030 роны первой магистрали, то триггер 66 устанавливается в нулевое состояние (сбрасывается сигнал прерывания в сторону блока 3).При обращении к ячейке У управление триггером 65 (сигналы прерывания в сторону второй магистрали) осу 4045 ществляется аналогично, только с использованием элемента И 63.3Блоки 3 и 4 предназначены для реализации программ, хранящихся соответственно в блоках 36 и 44 памяти, в результате выполнения которых производится координация работы бло ков устройства. Блоки 3 и 4 выполняют определенный список команд, включающий команды чтения-записи, логической и арифметической обработки данных, условных и безусловных ветвлений. Выход 18 блока 21 предназначен для сигнализации об адресе выбираемой ячейки из памяти 47.Блок 15 прерываний предназначен для формирования сигналов прерывания в сторону блока 4 через выход 20, а в сторону блока 3 - через выход 19. Формирование сигналов прерывания осуществляется по коду адреса обращения к блоку 21 и в зависимости от режима обращения (чтение, запись).Из всего гассива памяти 47 блока 21 выделены три адреса (три ячейки) Х, У и 2 которые выполняют функции состояния (У), команды (Х) и ад-, реса линейного согласования (Е). Формирование сигналов, соответствующих обращению к одной из ячеек, осуществляется компаратором 62 методом сравнения кода текущего адресаобращения с заранее определенными кодами. Коды текущего адреса обращения поступают на входы 18 с выхода.блока 21.Если производится обращение кячейке Х, то на выходах компаратора62, соединенных с элементом И 64и триггером 50, формируется сигнал,и в зависимости от наличия сигналана входах 17 или 16 триггер 66 устанавливается либо в единичное состояние, либо в нулевое. Следовательно,если производится обращение к ячейкеХ со стороны второй магистрали, тотриггер 66 устанавливается в единичное состояние (формируется сигналпрерывания в сторону блока 3 микропрограммного управления), если производится обращение к ячейке Х со сто 1239724 ФАрйфметико-логический узел 68 обеспечивает обработку двоично-кодированных данных.Блок 70 регистров общего назначения предназначен для хранения и выдачи данных, участвующих в процессе об-, работки и выполнения заданной команды, а регистр 69 команд - для приема кода команды и хранения его в течение выполнения команды. 1 ОДешифратор 72 команд расшифровыва- ет код команды и вырабатывает микрооперации управления в соответствии с полученной командой.Счетчик 73 команд предназначен 15 для приема, формирования и хранения текущего адреса команды, а регистр 74 адреса - для приема и хранения адреса и выдачи его на буфер 77 адре-., са в течение цикла обращения к 20 внешним блокам. Формирователь 7 тактовых импульсов предназначен для выработки тактовых импульсов, синхронизирующих работу блока.Буфер 67 данных представляет со бой двунаправленные тристабильные схемы, предназначенные для определения направления движения данных при обмене информацией с внешними блока 30 Регистр 75 выходных сигналов предназначен для формирования сигналов управления (запись-чтение), а регистр 76 входных сигналов - для фиксации входных управляющих сигналов, обеспечивающих работу блока с внешними блоками.Цикл работы блока всегда начинается с чтения команды по адресу, сформированному в счетчике 73 команд,1 которая дешифруется дешифратором 72 команд, на выходе которого формируются сигналы управления, определяющие последовательность прохожде, 45 ния адресных и информационных сигна-ф лов. Например, при выполнении команд чтения"записи, адрес внешнего блока из командного слова поступает в буфер 77 адреса, формируется управ" ляющий сигнал чтение-запись и определяется направление движения данных через буфер 67 данных. Затем в зависимости от состояния входных.сигна". лов, фиксируемых регистром 76 вход" ных сигналов, блок переходит в режим 55 ожидания окончания цикла обмена. После окончания обмена формируется следующий адрес команды. Команды условных нли безусловных ветвлений управляют состоянием счетчика 73 командна основании информации, полученной ранее или в текущей команде.Линейный блок 28 ввода-вывода предназначен для приема и передачи послецовательных данных. Преобразование последовательного кода в параллельный код данных и наоборот произ- .водится в сдвиговых регистрах 82 и80 соответственно. Синхронизация окончания преобразования осуществляетсячерез регистр 81 состояния, соответствующий разряд которого определяетготовность линейного блока 28 либок приему, либо к передаче очередного слова данных.Регистр 79 команд и режимов предназначен для определения начала приема или передачи в процессе работы устройства. Формирование сигналов выборки одного иэ регистров осуществляется дешифратором 83 на основании информации, поступающей по шинам 9 адреса, и при наличии управляющего сигнала на шине 11 управления.Направление движения данных по шине 1 О через буфер 78 определяется сигналами управленияо шине 11 при наличии сигнала выборки на шине 9, Шины для передачи последовательных данных и сигналов синхронизации преобразования образуют магистраль 29приема-передачи.Блок 34 регистров предназначендля хранения номера одного из,линейных согласователей, поступающего налинейный дешифратор 33, на выходекоторого формируется сигнал выборки соответствующего линейного согласователя 31.В зависимости от области применения предлагаемого устройства линейные согласователи 31 (количество которых зависит от необходимого количества каналов связи устройства) могут представлять собой либо электронный ключ, работающий на телеграфный канал, либо стандартный модулятор-демодулятор при работе на телефонный канал, 1Управляющий дешифратор 37 преднаэ" начен для формирования сигналов выборки на основании сигналов шины 9 адреса обращения к блоку 21 связи с магистралью, к блоку 36 памяти и к линейным согласователям 31, а также для формирования сигнала готовности блоку 3 микропрограммного управления7 1239724 8при поступлении от блока 21 извести- . блока 28, либо блока 34 регисттельного сигнала по выходу 17. ров.Распределение адресов шины 9 при, обращении к блокам может быть напри 5 мер, следующим: Дешифратор 35 ввода-вывода форми-,рует сигналы выборки либо линейного 15 14 13 12 1 1 10 9 8 7 6 5 4 3 2 1 0 адреса ячеек памяти 47 и ячеек блока 36 памяти; номер регистра в линейном блоке 28 ив блоке 34 регистров;"0" - обращение к линейномублоку 28 ввода - вывода, "1"к блоку 34 регистров;00 - обращение к блоку 36 памяти,10 - обращение к блоку 21 связи с магистралью,обращение к линейным согласователям 31. 0 Подобное распределение разрядов 25 адресных сигналов шины 9 позволяет равномерно распределить нагрузку цепей шины 9 адреса.Блок 38 обеспечивает связь ЭВМ с второй магистралью.3По управляющему сигналу ЭВМ на выходе элемента ИЛИ 93 и выходе 40 блока устанавливается логическая единица, являющаяся сигналом запроса доступа к магистрали (ЗДМ). При наличии на входе 41 блока сигнала разре 35 щения доступа к магистрали (РДМ), на выходе элемента И 91 устанавливается логическая единица, которая поступает на соответствующие входы группы элементов И 88, элементов И 86, 87 и 9240 и элемент 94 задержки, При этом груп" па элементов И 88 разрешает прохождение адресных сигналов с входа на выход блока, элементы И 86 и 8(в зависимости от управляющего сигнала45 ЗАП или ЧТН) на своих выходах выставляют логическую единицу или нуль, по которым группы 84 и 85 тристабильных элементов И пропускают данные с второй.группы на первую группувходоваыходов данных блока или наоборот, погическая единица с выхода элемента 94 задержки разрешает прохождение управляющих сигналов ЗАП или ЧТН, а сигнал "Ответ" с блока 4 через элемент И 92 как логическая единица поступает на второй управляющий вход- выход блока. Блок 39 выполняет процедуры захвата второй магистрали либо со стороны ЭВМ, либо со стороны блока 4,По сигналу ЗДМ от блока 38 при отсутствии сигнала ЭДМ от блока 4 на выходе элемента И 95 появляется логическая единица, которая блокирует прохождение сигнала ЗДМ от блока 4 и поступает через выход блока на шину 41 как сигнал РДМ для блока 38По сигналу ЗДМ от блока 4 блок работает аналогично, с тем лишь отличием что сигнал РДМ для блока 4 появляется на выходе элемента И 96.Устройство работает следующим образом.Информация, передаваемая из ЭВМ . в устройство нижнего уровня, запи- . сывается через блок 38 сопряжения и вторую магистраль в блок 45 памяти с занесением в его ячейку Е адреса)соответствующего линейного согласова" теля 31. Блок 4 микропрограммного управления по программе, записанной в блоке 44 памяти, анализирует ячейку,блока 45 и при наличии адреса содержимое этого блока перезаписывается в блок 21 ив ячейку Х это" го же блока заносится код команды передачи.Информация с блока 21 в соответствии с логикой работы блока 3 микропрограммного управления передается по первой магистрали в соответствующее устройство нижнего уровня, а9 1239724блок 4 микропрограммного управления Перед выдачей в перв это время обнуляет ячейку 2 бло- слова данных, читака 45 памяти и переходит на ожидание тояния линейного бсигнала о завершении передачи. ется: его готовностПосле поступления сигнала о за-момент передачи ввершении блоком 3 передачи блок 4 слову может быть ипереводится на формирование команды жебная информацияпоследовательного опроса устройств контроля данных внижнего уровня, начиная с первого. ранным методом конПри этом блок 4 заносит в ячейку 2 10 приформировываетсяблока 21 адрес первого линейного сог- Формируется цикличласователя 31, а в ячейку К - код ка и т.п.).запроса информации, после чего пе- После передачиходит на ожидание завершения прие перестаивает линма. После получения. сигнала о завер прием и, читая сосшении приема блок 4 пересылает мас- состояния, организсив информации из блока 21 в соот- него устройства поветствующий данному устройству нижне- тверждающей приемго уровня блок 46 памяти и переходит переданного массивк запросу информации по следующему ро Блок 3 при полуюканалу. товности н иемника Формула изобретения Независимо от,направления передачи после ее завершения блок 15 вырабатывает сигнал прерывания. Причем если команду на обмен выставлял блок 4, то сигнал прерывания появляется на выходе 19 блока 15 и поступает на управляющий вход блока 3, а если команду на обмен выставлял блок 3, то сигнал прерывания появляется на выходе 20 блока 15 и поступает на управляющий вход блока 4.В процессе обмена информацией между блоком 21 и линиями связи блок, 3 работаетв соответствиис программойз занесенной в блок 36 памяти. Алгоритм организации обмена (вид протокола, , форматы цосылок, способ контроля и т.д. можетбыть различным.Дляпримера приводималгоритм обменапри работев полудуплексном синхронном режиме, учитывая, что на другом конце канала связи стоит внешнее устройство, работающее по аналогичному протоколу. Блок 3, восприняв сигнал прерывания с блока 15, производит чтение с фиксированной ячейки 7 памяти 47, содержащей номер канала связи, записывает его в блок 34 регистров, выбрав тем самым соответствующий линейныйсогласователь 5 О 31. Затем читает ячейку Х (сбрасывая . тем самым сигнал прерывания), анализирует полученную команду и в случае передачи записывает в регистр 69 команд и режимов линейного блока 18 Б 5 ввода-вывода команду, настраивающую его на передачу и начинает передавать хранящийся в памяти массив данных. едатчик каждогоется регистр 81 сослока 28 и анализируь для передачи, Вблоке 3 к каждомуриформирована слудля осуществлениясоответствии с выб-.троля (например,разряд четности илиеский код остатвсего массива блокейный блок 28, натояние регистра 81ует ожидание с внешсылки данных, подвнешним устройствома.ении признака гор линейного блока 28считывает данные, переданные внешнимустройством, записывает в ячейку 1памяти 47 слово, сигнализирующее блок 4о завершении цикла приемопередачи,в котором формируются признаки досто-.верности обмена,После этого блок 3 снова переходитв режим ожидания сигнала прерывания(получение очередной команды с второймагистрали). 1. Устройство для обмена данными по авт. св. У 1012235, о т л и ч а- ю щ е е с я тем, что, с целью расширения класса решаемых задач, в него введены второй блок микропрограммного управления, блок сопряжения, блок разрешения доступа к магистрали, второй и третий блоки памяти, группа блоков, памяти и второй генератор тактовых импульсов, причем выход генератора тактовых импульсов соединен с тактовым входом второго блока микропрограммного управления, группа.выходов которого через вторую шину адреса соединена с группами адресных входов второго, третьего и группы блоков памяти, с группой адресных выходов блока сопряжения и с второй группой адресных входов блока связи с магистралью, группа информационных входов-выходов второго блока микропрограммного управления через вторую шину данных соединена с группой инФормационных входов-выходов второго, третьего и группы блоков памяти,11 1239 с первой группой информационных входов-выходов блока сопряжения и с второй группой информационных входов- выходов блока связи с магистралью, группа управляющих входов-выходов 5 второго блока микропрограммного управления через вторую шину управления соединена с группой управляющихвходов-выходов второго, третьего и группы блоков памяти, с первым вхо дом блока разрешения доступа к ма-., гистрали, вторыми входом и выходом блока связи с магистралью и с вторым входом блока прерываний, второй выход которогосоединен с управляющим входом второ го блока микропрограммного управления, синхронизирующий вход которого, соединен с первым выходом блока разрешения доступа к магистрали, выход и вход блока сопряжения соединены 20 соответственно с вторыми входом и выходом блока разрешения доступа к магистрали, а вторые группы управляющих и информационных входов-выходов и группа адресных входов - с 25 соответствующими группами магис" тральных входов-выходов и входов устройства. 724 12 ных входов-выходов блока, вторые входы тристабильных элементов И первойи второй групп соединены соответственно с выходами первого и второгоэлементов И, первые входы которых,первые входы третьего и четвертогоэлементов И, первый и второй входыэлемента ИЛИ и выход пятого элемента И соединены с второй группой управляющих входов-выходов блока, первые входы элементов И группы соединеныс второй группой адресных входов блокавторые входы первого, второго элементов И и элементов .И группы, входэлемента задержки и первый вход пятого элемента И соединены с выходом шестого элемента И, выход элемента задержки соединен с вторыми входами третьего и четвертого элемен"тов И, выходы которых и второй входпятого элемента И соединены с первойгруппой управляющих входов-выходовблока, выходы элементов И группы сое". динены с группой адресных выходов блока, первый вход шестого элемента, И соединен с выходом элемента ИЛИ и .выходом блока, а второй вход - с входом блока.3, Устройство по . 1, о т л и -2. Устройство по п.1, О т л ич а ю щ е е с я тем, что блок сопря-,жения содержит две группы тристабильных элементов И, шесть элементов И, группу элементов И, элементИЛИ и элемент задержки, причем пер 35вые входы тристабильных элементовпервой группы и выходы тристабильныхэлементов И второй группы соединеныс второй группой информационныхвходов-выходов блока, выходы три 40стабильных элементов И первой груп,пы соединены с первыми входами тристабильных элементов И второй груп" пы и с первой группой информационч а ю щ е е с я тем, что блок разрешения доступа к магистрали содержит два элемента И и два элементаНЕ, причем первые входы первогои второго элементов И соединены соответственно с вторым и первымвходами блока, выход первого элементаИ соединен непосредственно с вторымвыходом блока и через первый элемент НЕ - с вторым входом второгоэлемента И, выход которого соединен непосредственно. с первым выхо-,дом блока и через второй элементНЕ - с вторым входом первого элемента И,1239724 фиг,З ие данных К е адрЕс К яиме упраблеяия Вход Вход 1 Ч 1 Ч) синлр, у 7 р,7 20) Фиг,4