Устройство для перезапуска вычислительного комплекса при обнаружении сбоя

(56) Авторское свидетельство СССРУ 824214, кл. б 06 Г 11/22, 1978.Авторское свидетельство СССРУ 962956, кл. С 06 Р 11/16, 1980.(54)(57) УСТРОЙСТВО ДЛЯ ПЕРЕЗАПУСКАВЫЧИСЛИТЕЛЬНОГО КОМПЛЕКСА ПРИ ОБНАРУЖЕНИИ СБОЯ, содержащее первыйсчетчик, первый триггер, генераторимпульсов, два элемента ИЛИ, первыйэлемент И, группу блоков управленияи группу формирователей импульсов,причем группа входов первого элемен.та ИЛИ, соединена через группу формирователей импульсов с группой входов ожидания устройства, выход первого элемента ИЛИ соединен с первымвходом первого элемента И, выход которого подключен к установочномувходу первого счетчика и первомувходу второго элемента ИЛИ, второйвход которого соединен с входом начальной установки устройства, а выход подключен к установочным входамблоков управления группы и нулевомувходу первого триггера, единичнымвходом соединенного с выходом пере"полнения. первого счетчика, счетный;вход которого соединен с выходом генератора импульсов, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, в него введены три элемента ИЛИ, группаэлементов ИЛИ, восемь элементов И,пять элементов задержки, два триггера, две группы регистров, три мультиплексора, четыре демультиплексора, второй счетчик и блок выбора конфигурации, причем выход второго счетчика подключен к адресным входам .первого, второго, третьего мультиплексоров и первого, второго, третьего, четвертого демультиплексоров, первый вход третьего элемента ИЛИ подключен к установочному входу второго счетчика, выходу второго элемента ИЛИ, установочным входам регистров первой группы, установочному входу блока выбора конфигурации д и к первым входам элементов ИЛИ первой группы, второй вход третьего элемента ИЛИ соединен со счетным входом второго счетчика.и выходом первого элемента задержки, вход ко торого соединен с первым входом второго элемента И и выходом второгоЭвйэлемента задержки, вход которого соединен с первым входом третьего элемента И и выходом третьего элемен. .та задержки, вход которого соединен с первым входом четвертого элемента И и выходом четвертого элемента за- фф держки, вход которого подключен к 4 ф первому входу пятого элемента И, единичному входу. второго триггера и выходу шестого элемента И, первый вход которого соединен с единичным выходом первого триггера, а второй вход шестого элемента И - с выходом пятого элемента задержки, вход коФорого подключен к нулевому выходу второго триггера, нулевой вход которого под- . ключен к выходу третьего элемента ИЛИ .и нулевому входу третьего тригге"1211734 Пердь/й ЮЛЮ/ЮЮ 77 Эаарж Ульями Рыу тлиб оставительехред З.Пал дактор Н.П 1 вь Корректор Л,Пилипен Заказ 641/53ВН ное иал П 1 Ш "Патент", г. Ужгород, ул. Проектная, 4: /ХРЮИ ВыпадРУ Тираж 673КИПИ Государственного кпо делам изобретений113035, Москва, Ж,итета СССРоткрытийаушская наб., д, 4/512 ра, единичный выход которого соединен с вторыми входами второготре" тьего и четвертого элементов И, а единичный вход подключен к выходу пятого элемента И, второй вход которого соединен с выходом третьего мультиплексора, группа информационных входов которого подключена к группе входов седьмого элемента И и входам останова блоков управления группы, входы пуска которых соединены с группой выходов второго демультипЬексора, информационный вход которого подключен к выходу восьмого элемента И, первый вход которого подключен к информационному входу тре"; тьего демультиплексора, к первому входу блока выбора конфигурации, к выходу второго элемента И и к информационному входу первого демультиплексора, группа выходов которого соединена с входами стробирования прие" ма регистров первой группы, второй вход восьмого элемента И соединен с выходом четвертого элемента ИЛИ, группа входов которого соединена с первой группой выходов блока выбора конфигурации и с группами информационных входов регистров второй группы, группы выходов регистров второй группы являются группой выходов задания режима устройства и соединена с группой информационных входов второго мультиплексора, группа выходов которого соединена с первой группой входов блока выбора конфигурации, вторая группа выходов которого соединена с группами информационных входов регистров первой группы, группы выходов регистров первой группы подключены к группе информационных входов первого мультиплексора и группе входов девятого элемента И, вход которого подключен к выходу седьмого элемента И, а выход является выходом отказа устройства, группа выходов первого мультиплексора подключена к второй группе входов блока выбора конфигурации, второй вход которого соединен с выходом четвертого элемента И, а третий вход соединен с выхо" дом третьего элемента И и с информационным входом четвертого демультиплексора, группа выходов которого подключена к вторым входам элементов ИЛИ первой группы, выходы которых соединены с установочными входа. ми регистров второй группы, выходы окончания перезапуска блоков управ 1734ления группы соединены с группой входов пятого элемента ИЛИ, выход которого подключен к третьему входу.второго элемента ИЛИ, группы входов состояния блоков управления группы являются группами входов состояния устройства, а группы выходов - группами командных выходов устройства, группа выхода третьего демультиплексора соединена с входами стробирования приема регистров второй группы, нулевой выход первого триггера подключен к второму входу первого элемента И, причем блок выбора конфигурации содержит две группы узлов элементов И, две группы элементов И, группу узлов элементов.ИЛИ, регистр, три узла элементов ИЛИ, элемент ИЛИ, две группы элементов НЕ и три узла триггеров, причем группы входов узлов элементов И первой группы соединены с первой группой входов блока, входы - с вторым входом блока, а группы выходов подключены к группам входов соответствующих узлов элементов ИЛИ группы, входы которых соединены с установочным входом блока, а группы выходов - с первыми группами входов первого, второго и третьего узлов триггеров, вторые группы вхо-.дов которых подключены к группам вы" ходов соответствующих узлов элементов И второй группы, входы которых соединены с первым входом блока, а группы входов - с группами выходом первого, второго и третьего узлов элементов ИЛИ и первой группой выходов блока, группа выходов регистра является второй группой выходов блока и подключена к группам входов первого, второго и третьего узлов элементов ИЛИ, группы выходов первого, второго и третьего узлов триггеров соединены с группами входов элементов И первой группы, выходы которых подключены к первым входам соот" ветствующих элементов И второй группы, выходы которых соединены с. группой входов регистра и входами элементов НЕ первой группы, а вторые входы через элементы НЕ второй группы - с второй группой входов блока, выход каждого элемента НЕ первой группы подключен к группам входов последующих элементов И второй группы, управляющий вход и вход сброса регистра соединены соответственно с третьим входом блока и выходом элемента ИЛИ, первый и второй входы ко2 торого подключены соответственно к установочному и второму входам блока, при этом блок управления группы содержит группу элементов И, два счетчика, дешифратор, генератор импульсов, элемент И, триггер, три элемента ИЛИ, элемент задержки и эле. мент ИЛИ-НЕ, причем группа выходов дешифратора является группой командных выходов блока и соединена с группой входов элемента ИЛИ-НЕ и первыми входами элементов И группы, вторые входы которых подключены к группе входов состояния блока, группы входов дешифратора соединены с группой выходов первого счетчика, счетный вход и вход сброса которого подключены соответственно к выходам первого и второго элементов ИЛИ и к единично. му и нулевому входам триггера, выход которого и выход генератора импуль" 11734сов соединены соответственно с первым и вторым входами элемента И, выход которого подключен к счетному входу второго счетчика, соединенного выходом и установочным входом соответственно с первым входом второго элемента ИЛИ и выходом третьего элемента ИЛИ, первый вход которого подключен к выходу первого элементаИЛИ, а второй вход через элемент задерж" ки - к выходу второго элемента ИЛИ, вторым входом к установочному входу блока, а третьим - к выходу соответствующего элемента И группы и выходу окончания перезапуска блока, вы" ходы остальных элементов И группы подключены к группе входов первого элемента ИЛИ, вход которого соединен с входом пуска блока, выход элемента ИЛИ-НЕ является выходом останова блока.25 1Изобретение относится к вычислительной технике и может быть .использовано в многомашинных и многопроцес.сорных системах для осуществления автоматического запуска и перезапускавычислительного комплекса,Целью изобретения является повыше.ние быстродействия устройства.На фиг.1 представлена блок-схемаустройства; на фиг.2 - функциональная схема блока выбора; на фиг,З -то же, блока управления; на фиг.4 -то же, формирователя импульсов; нафиг.5 - временная диаграмма работыгенератора серий импульсов.Устройство фиг.1) содержит первый 1 и второй 2 счетчики, первый 3,второй 4 и третий 5 триггеры, генера.тор 6 импульсов, первый 7, второй 8,пятый 9, третий 1 О, четвертый 11 элементы ИЛИ, первый 12, шестой 13,пятый 14, восьмой 15, четвертый 16,третий 17, второй 18 и девятый 19элементы И, группу формирователей 20импульсов, группу блоков 21 управления, группу элементов ИЛИ 22, пятый23, четвертый 24, третий 25, второй26, первый 27 элементы задержки,первую 28 и вторую 29 группы регист 5 1 О 15 20 2ров, первый 30, второй 31 и третий 32 мультиплексоры, седьмой элемент И 33, первый 34, второй 35, третий 36 и четвертый 3 демультиплексоры, блок 38 выбора конфигурации.Блок 38 выбора конфигурации фиг.2) содержит первую 39 и вторую 40 группы узлов элементов И, первую 41 и вторую 42 группы элементов И, группу узлов 43 элементов ИЛИ, узлы элементов ИЛИ 44,45 и 46, узлы триггеров 47,48 и 49, группы элементов НЕ 50 и 51, элементы ИЛИ 52 и регистр 53. Триггеры 47 хранят состояние каждого иэ М модулей 039, триггеры 48 - каждого из К каналов, а триггеры 49 - каждого из Т внешних устройств. На фиг.2 индекс при позиции элемента отражает количество этих элементов в названных узлах или группах. Каждый блок 21 управления группы фиг,З) содержит триггер 54, генера" тор 55 импульсов, счетчики 56 и 57, элемент И 58, элементы ИЛИ 59-61, элемент задержки 62, элемент ИЛИ-НЕ 63, группу элементов И 64 н дешифратор 65.10 15 Каждый формирователь 20 импульсов группы (фиг,4) содержит элементИ 66, элемент НЕ 67 и элемент задерж.ки 68.Устройство работает следующим образом,При включении устройства на входначальной установки и далее на входвторого элемента ИЛИ 8 поступает импульс, устанавливающий в нулевое состояние первый 3, второй 4 и третий 5триггеры, второй счетчик 2, регистры 28 и 29 и приводящий в исходноесостояние блок 38 и блоки 21. В ис-.ходном состоянии на командных выходах блоков 21 управления присутству"ют уровни логической "1", а на дру. -гих выходах - уровни логического "О",Такая комбинация управляющих сигналов позволяет каждому процессорукомплекса вести вычисления по программе. При нормальной работе процессора его состояния Ожидание" и1"Счет" сменяют одно другое во времени, причем состоянию процессора "Ожи-.дание" соответствует уровень логической "1", а состоянию процессора"Счет" - уровень логического "О".Сигналы "Ожидание/Счет" от всех процессоров поступают на входы соответствующих формирователей 20, каждыйиз которых формирует короткий им"пульс при переходе сигнала "Ожидание/Счет" из "О" в состояние "1".В случае останова одного из процессо"ров на входе соответствующего формирователя 20 постоянно присутствуетуровень логической "1", соответствую.щий состоянию процессора Ожидание"При работающих процессорах (или хотябы одного из них) сигналы с выходовформирователей 20 логически складываются на первом элементе ИЛИ 7 ипри условии разрешающего потенциалана втором входе первого элемента И 12постоянно обнуляют счетчик 1. Насчетный вход счетчика 1 поступаетпоследовательность импульсов от ге"нератора 6. При останове всех процессоров счетчик 1 перестает обнулятьсяи при переполнении устанавливаеттриггер 3 в "1". Единичный сигналс единичного выхода триггера 3 запускает генератор серии импульсов,собранный на элементах 23 - 27 задержки, элементе ИЛИ 1 О, элементеИ 13 и триггере 4. Генератор непрерывно вырабатывает пять серий импуль 25 30 35 40 45 50 55 сов, сдвинутых один относительно дру"гогофиг.5), Одновременно нулевымсигналом с нулевого выхода триггера3, поступающим на второй вход перво"го элемента И 12, запрещается обнуление схем устройства по сигналам "Ожи"дание/Счет" на время выполнения оaераций запуска, поскольку процессорыпри выполнении этих операций меняют свое состояние. Импульсы, вырабаты".ваемые генератором, управляют устройством. При этом осуществляется пооче"редная работа со всеми процессорамикомплекса. Номер процессора, с кото-рым в данный момент ведется работа,хранится в счетчике 2, Код номерапроцессора со счетчика 2 поступаетна адресные входы мультиплексоров30-32 и демультиплексоров 34-37, ко" торце производят коммутацию регистров 28 и 29 и блока 21, соответствую.щих данному процессору. В регистре28 в позиционном коде хранятся номера комбинаций устройств оперативнойпамяти, каналов и внешних запоминающих устройств, которые с данным процессором уже принимали участие в попытке перезапуска вычислительногокомплекса, Разрядность каждого регистра 28 равна М;К Т,В регистре 29хранятся в позиционном коде номераустройств оперативной памяти, каналаи внешнего запоминающего устройства,которые с данным процессором образуют текущую конфигурацию, на которой осуществляется попытка перезапуска вычислительного комплекса. Раэ.рядность регистров второй группы 29равна М+К+Т,1В начальный момент запуска счетчик 2 находится в нулевом состоянии,нулевой код с его выхода поступаетна адресные входы мультиплексоров30-32 и демультиплексоров 34-37, ко"торые коммутируют первые регистры28 и 29 групп регистров, а такжепервый блок 21. По первому импульсу,поступающему с выхода элемента И 13,производится проверка сигнала останова с выхода останова первого блока 21, поступающего через мультиплексор 32 на вход элемента И 14. Еслиблок оказывается не запущенным науправление перезапуском, на выходеостанова присутствует уровень логической "1". При этом триггер 5 устанавливается в единичное состояниеи единичным уровнем с единичноговыхода разрешает прохождение импуль-, ка, В случае нормального завершения сов второй, третьей и четвертой се- первой операции запуска процессор вырий соответственно на выходы элемен- дает сигнал, который поступает на тов И 16, 17 и 18, По импульсу с вы первый вход группы входов состояния хода шестого элемента И 17, посту- блока 21 и переключает его таким обпающему на вход демультиплексора 37 разом, что на следующем выходе иэ и далее на вход элемента ИЛИ 22 , , группы командных выходов появляется первый регистр 29 устанавливается в сигнал, в ответ на который процессор нулевое состояние. Одновременно им выполняет вторую операцию запускаУ пульс с выхода элемента И 17 поступа. и т.д. до окончания последней операет на вход блока 38 и,устанавливает ции запуска. В случае непрохождения на первой группе выходов номера уст" какой-либо операции запуска блок 21 ройств, назначенных в конфигурацию переходит в исходное состояние, при ,к первому процессору, а на второй 5 котором на его выходе останова и на группе выходов - позиционный номер первом выходе иэ группы командных комбинации этих устройств. Далее по выходов устанавливаются .уровни логи- импульсу с выхода элемента И 18, по- ческой "1", а на остальных выходах ступающему на вход демультиплексора иэ группы командных выходов - уровни 36 и далее на вход стробирования 20 логического "О". приема регистра 29, производится После пуска первого блока 21 выра- прием кодов номеров устройств в пер- батывается импульс пятой серии на выйв регистр 29 второй группы. Кроме выходе элемента 27 задержки. По этотого, импульс с выхода элемента И 18 му сигналу устройство переходит к поступает на вход демультиплексора 25 обслуживанию следующего процессора, 3 далее на вход стробирования . и счетчик 2 изменяет на единицу свое 34 иприема регистра 28, в результате че- состояние, а мультиплексоры 30"32 и го в первый регистр 28 записывается . демультиплексоры 34-37 начинают комкод номера комбинации устройств. По- мутировать следующий по порядку реступая на вход блока 38, импульс с30 гистр 28, 29 иэ первой и второй групп выхода элемента И 18 исключает уст- и следующий блок 21. Работа устройстройства, назначенные.в конфигурацию ва по созданию конфигурации повторяс первым процессором, из сОстава не- ется для второго процессора при этой з анятых, импульс с выхода элемента в блоке 38 учитывается занятостьЭ И 18 ота И 15. Если вл ступает также на вход элемен- З 5 устройств уже назначенных в конфи у". та 5. Если в состав конфигурации рацию с первым процессором. Так опе" назначены устройства,.то на первой рация повторяется для всех процессогруппе выходов блока 38 присутствует ров. В результате создается количест" не нулевой код, а следовательно, на во конфигураций, равное минимальному ,выходе элемента ИЛИ 11 - "1"а ИЛИ 11 - 1 , кото из Р,М,К или Т. После создания конрая поступает на вход элемента И 15 джгурации с последним процессором Таким образом, если в конфигурацию с (состояние счетчика 2 равно р) первым процессором назначены устрой- счетчик 2 переходит в нулевое сосства, то на выходе элемента И 15 по- тояние (коэффициент пересчета раявляется импульс, который через де вен Р) и устФойство опять переходит мультиплексор 35 поступает на вход к работе с первым процессором. В слу пуска. первого блока 21. чае, если процессор выполняет какую"По этому сигналу блок 21 запуска- либо операцию иэ подпрограммы пере- ется на управление программой переэа- запуска, на выходе останова соответпуска вычислительного комплекса. На 50 ствукщего ему блока 21 присутствует выходе останова блока 21 устанавлн- потенциал логического "О" и при его вается уровень логического "О". На опросе не взведен в "1" т иггер 5.закрыты, управ- первом выходе иэ группы командных вы" Элементы И 16 17 18 закрыты ходов блока 2 появляется уровень ло- ляющих импульсов на их выходе ни иа их выходе нет, .гического О , а на втором выходе - 55 и происходит "холостой" ход по созуровень логической "1" В ответ на , данию конфигурации с даннымс данным процес- этот единичный сигнал первый процес- соромПри этом не изменяется сос.сор выполняет первую операцию запус- тояние регистров 29 и не выдается12сигнал пуска на вход пуска блока 21, Сигнал пуска не выдается и в случае, когда процессор не выполняет операций из подпрограммы перезапуска, но в конфигурацию с ним не назначено других устройств комплекса. Подобная ситуация происходит тогда, когда количество устройств какого-нибудь типа например, каналов) меньше количества процессоров.В случае запуска какой-либо операции из подпрограммы перезапуска на каком-либо процессоре (например, ("ом) и ее незавершении блок 21 ус" танавлинается н исходное состояние - на выходе останова устанавливается уровень логической "1". При опросе этого блока (содержимое триггера 5 равно-1) по импульсу с выхода элемента И 14 устанавливается в единичное состояние триггер 5, разрешая прохождение импульсов второй, третьей и четвертой серий на выход элементов И 16, 17 и 18 соответственно. По импульсу с выхода элемента И 16, поступающему на вход блока 38, устройства, принимавшие участие в перезапуске вычислительного комплекса с-ым процессором и номера которых с выхода регистра 29 через мульти-. плексор 31 поступают на группу входов блока 38, переводятся н состав свободных устройств, после чего они вновь могут включаться в состан конфигураций. По импульсу с выхода элемента И 17, обнуляется регистр 29;, на первой группе выходов блока 38 устанавливаются позиционные коды номеров устройств, назначенных в новую конфигурацию к процессору, а на второй группе выходов - позиционный код номера комбинации этих устройств.При этом номера комбинации устройств. прошедшие попытку перезапуска, с выхода регистра 28 через мультиплексор 30 поступают на блок 38 и запре- щают повторное назначение этих комби. наций. По импульсу с выхода элемента И 18 производится прием кодов номеров устройств н регистр 291., в блоке 38 назначенные устройства исключаются иэ состава незанятых, а код номе,ра комбинации записывается в регистр 28;. Запись в регистры 28 осуществляется без предварительного их обнуления, в результате чего они накапливают поступающие на запись единицы.Регистр 28 при этом хранит позиционные коды номеров всех комбинаций уст"Если на каком-либо процессоре подпрограмма перезапуска выполнилась до конца (пришел сигнал об окончании последней операции на группу входов состояния соответствующего блока 21), на выходе окончания перезапуска блока 21 появляется уровень логической "1", который поступает на вход элемента ИЛИ 9 и далее на вход элемента ИЛИ 8 и осуществляет начальную установку (обнуление) всех схем устройства.В случае массовых отказов устройств комплекса, когда оказываются неработоспособными все устройства одного типа, автоматический перезапуск 5 10 15 20 вычислительного комплекса невозможен. Признаком отказа вычислительного комплекса служит единичное состояние всех выходов всех регистров 28 (исчерпание всех возможных комбинаций устройств комплекса) и единичное сос тояние выходов остановов блоков 21 (ни один из процессоров не выполняет операций по перезапуску вычислительного комплекса), При выполнении этих условий на выходе элемента И 19 устанавливается единичный потенциал отказа комплекса.В блоке 38 (фиг.2) триггеры узла 47 являются триггерами занятости модулей оперативной памяти. По сигналу начальной устанонки, поступающему на установочный вход блока и далее на первые входы элементов ИЛИ узла 43, триггеры устанавливаются в единичное состояние, Единичное состояние каждо. го триггера узла 47 соответствует не-. занятости. одноименного модуля оперативной памяти, Аналогично триггеры узлов 48 и 49 являются триггерами занятости модулей каналов и внешних за. поминающих устройстн. Элементы И 41 выполняют роль шифраторов номеров комбинаций устройств оперативной памяти, каналов и внешних запоминающих устройств. Для этого на входы элементов И 4 заведены все возможные комбинации номеров этих устройств. В начальный момент, когда все устройства свободные, на выходах всех элементов И 41 устанавливается потенциал логической "1", Это свидетельствует о том, что любая из ком бинаций устройств оперативной памя 2530 35 40 45 50 55 11734 8ройств, которые совместно с;1-ым процессором прошли попытку перезапускакомплекса.1211734 О ти, канала и внешнего запоминающего устройства может быть назначена в конфигурацию к процессору для осуществления перезапуска вычислительного комплекса. На элементахИ 42 и элементах НЕ 50 осуществляется выбор одной комбинации устройств из всех возможных. При этом комбинации устройств, уже участвовавшие в перезапуске и хранящиеся на регистрах 28, через мультиплексор 30 поступают на элементы НЕ 51 и далее на входы соответствукнцих элементов И 42, чем запрещается повторное назначение комбинации устройства. Код выбранной комбинации устройств с выходов элементов И 42 заносится и хранится в регистре 53. Код выбранной комбинации с выхода регистра 53 поступает на вторую группу выходов блока 38 и далее на регистры 28 для заломинания в,соответствующем регистре. Кроме того, код с выхода регистра 53 поступает на входы элементов ИЛИ узлов 44, 45 и 46, где осуществляется обратное преобразование кода номера комбинации устройств в коды номеров устройств. Коды номеров устройств поступают на входы соответствующих элементов И 40 и по сигналу с третье. го управляющего входа блока 38 устанавливают в нулевое состояние триггеры узлов 47 тех устройств, которые назначены в конфигурацию. Кроме того номера устройств с выхода элементов ИЛИ узлов 44, 45 и 46 поступают на первую группу выходов блока 38 и далее на регистры 29. При переводе устройств конфигурации из занятого состояния в свободное номера этих устройств с группы выходов соответствующего регистра 29 через мультиплексор 31 поступают на первую группу входов блока 38, далее на входы элементов И 39 и по сигналу на первом управляющем входе блока 38 устанавливают в единичное состояние соответствующие триггеры узлов 47, 48 и 49. По сигналу с первого управляющего входа блока 38, поступающему на первый вход элемента ИЛИ 52, производится обнуление перед приемом регистра 53. В каждом блоке 21 (фиг.3) счетчик 56 и дешифратор 65 определяют выполняемую операцию из подпрограммы пере. запуска вычислительного комплекса. При включении устройства на установочный вход блока 21 поступает импульс начальной установки, который поступает на вход элемента ИЛИ 60 и устанавливает в исходные (нулевые) состояния счетчики 56 и 57 и .триггер 54. На первом выходе дешифратора 65 устанавливается уровень логичесч 1 1 11кои .1 , а на остальных - логическо 11 ю 11го 0 , при этом на выходе элемента О ИЛИ-НЕ (выход останова) устанавливается также уровень логической "1".При поступлении сигнала пуска на вход блока 21 онпоступает через элемент ИЛИ 59 на счетный вход счет чика 56 и изменяет его состояние наединицу, При этом единичный уровень на первом выходе дешифратора пропадает и появляется единичный уровень на втором выходе дешифратора, кото рый осуществляет запуск первой операции подпрограммы перезапуска. Сиг" налом с выхода элемента ИЛИ 59 осуществляется также обнуление счетчика 57 и установка в единичное сос-.25 тояние триггера 54, разрешающего прохождение импульсов с генератора 55 импульсов через элемент И 58 на счетный вход счетчика 57. При нормальном завершении операции перезапуска 30 на соответствующий вход окончанияоперации блока 21 поступает импульс, который открывает соответствующий элемент И 64 и, пройдя элемент ИЛИ 59, добавляет единицу в счетчик 56, ДеЗ 5 шифратор 65 вьщает следующую кодовуюкомбинацию на выходы блока 21, и осуществляется запуск следующей операции подпрограммы перезапуска. Одновременно с запуском операции снгна лом с выхода элемента ИЛИ 59 осуществляется обнуление счетчика 57, который начинает подсчет импульсов с нулевого состояния. Если после запуска какой-либо операции не приходит сиг нал о ее окончании в течение интервала времени, определяемого временем пересчета счетчика 57, с выхода переполнения счетчика 57 выдается сигналУпереводящий в нулевое состояние счет чик 56 и триггер 54. Сам счетчик 57обнуляется через время задержки элемента.62 задержки. В случае нормального завершениявсех операций перезапуска сигнал об 55 окончании последней из них поступаетна второй вход последнего элемента И 64, с выхода которого выдается сигнал об окончании перезапуска вычисли 11 тельного комплекса и установки в исходное (нулевое) состояние всех схем блока 21,Таким образом, предлагаемое устройство позволяет осуществить автоматический запуск вычислительного комплекса при сбое всех процессоров, входящих в состав вычислительного комплекса. Устройство осуществляет автоматическую конфигурацию вычислительной системы, что позволяет осущест 11734 12вить автоматический запуск вычисли" тельного, комплекса при напичии хотя бы по одному исправному устройству различных типов. Предложенное уст ройство отличается большим быстродействием, поскольку позволяет одновременно создавать максимально возможное количество рабочих конфигураций из устройств, входящих в состав 10 комплекса.