Резервированное запоминающее устройство

( 9) (11) 4(51) С 11 С 29 00 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт,(56) 1. Патент СУЧА Ф 3876978,кл. 340-146.1. опублик. 1975,2. Авторское свидетельство СССРУ 972601, кл С 11 С 11/00, 1980(54)(57) 1. РЕЗЕРВИРОВАННОЕ .ЗАПОМИНА 10 ЩЕЕ УСТРОЙСТВО, содержащее основ-ные и резервные накопители данных,первый, второй и третий коммутаторы,первый формирователь сигналов четности, элемент И, первый элемент ИЛИ,блок сравнения и блок свертки по модулю три, выходы которого соединеныс одними из входов блока сравнения,отличающеся тем,что,сцелью повышения надежности устройст-.ва, в него введены накопители контрольной информации, блок восстановления информации, блок управления, пре. -образователь кодов, второй и третийформирователи сигналов четности,блок местного управления и второйэлемент ИЛИ, причем входы и выходыосновных и резервных накопителейподключены соответственно к одним извыходов и входов блока местного управления, другие входы и выходы которого соединены с выходами и входами первой группы первого коммутатора,входы и выходы второй группы которого подключены к одним из выходов ивходов блока управления другие выходы и входы. которого соединены с одними из входов и выходов блока восстановления информации, другие вход и выход которого подключены соответст- венно к выходу третьего коммутатора и .к первому входу второго коммутатора, выходы которого соединены .с информационными входами накопителей контрольной информации, причем управляющие выходы блока восстановления информации подключены соответственно. к входам первой группы и к управляющему входу третьего коммутатора, к адресным и к управляющим входам накопителей контрольной информации, к управляющим входам второго коммутатора и к управляющим входам преобразователя кодов, одни из входов которого соединены с одними из выходов накопителей контрольной информации, входами второй группы третьего коммутатора, входами первого формирователя сигналов четности, одними из входов второго формирователя сигналов четности, входами блока свертки по мо дулю три И второго элемента ИЛИ, другие.выходы накопителей контрольной информации подключены соответственно к входам третьей группы третьего коммутатора, входам элемента И, входам первого элемента ИЛИ и другим входам блока сравнения, к первому входу третьего коммутатора и другому входу второго формирователя сигналов четности, к второму входу третьего коммутатора, выход первого и инверсный выход второго формирователей сигналов четности соединены соответственно с вторым и с третьим входами второго коммутатора, другие входы пре 11647891164789 кйю й ад Составитель Т.Редактор М.Дылын Техред М.Надь ва Корректор В. Вутяга сноеССР а д. 4/5 Фи ф Ф 4194/50 Тирам 584 ВНИИПИ Государственно по делам изобретен 113035, Москва, Жобразователя кодов подключены соответственно к выходу второго элементаИЛИ, четвертому входу второго коммутатора и первому управляющему входублока восстановления информации и квыходу блока сравнения, пятому входувторого коммутатора и второму управляющему входу блока восстановленияинформации, третий и четвертый управ- .ляющие входы которого соединены соответственно с выходом первого элеманта ИЛИ ис выходом элемента И,шестой вход второго коммутатора подключен к инверсному выходу третьегоформирователя сигналов четности,входы которого соединены с одними иэвыходов преобразователя кодов, выходы которого подключены ко входам первой группы второго коммутатора, входы второй группы которого соединеныс выходами блока свертки до модулю. три, входы и выходы третьей группыпервого коммутатора являются входамии выходами устройства,2, Устройство по п.1, о т л и -,ч а ю щ е е с я тем, что блок управления содержит первый накопительмикрокоманд, дешифраторы, первыйшифрачор, регистры, элементы И-ИЛИ,группу элементов И,.первый Формирователь управляющих сигналов, входсинхронизации которого соединен свыходом генератора тактовых импульсов, а одни иэ выходов подключены квходам первого накопителя микрокоманд, выходы которого подключены соответственно к первым входам элементов И-ИЛИ, к управляющим входам первого и второго регистров, к вторымвходам элементов И-ИЛИ, входам третьего и четвертого регистров, к управляющему входу первого дешифратора, к управляющему входу первогошифратора, к входам и к управляющимвходам второго дешифратора, к управляющему входу пятого регистра, к1йервымвходам элементов И группы и кодним из входов первого Формирова"теля управляющих сигналов, другиевходЫ которого подключены к выходампервого шифратора, входы которогосоединены с выходами йервого дешиф ратора, причем третьи входы элементов .И-ИЛИ подключены к.выходам второго регистра, а выходы - к входампервого регистра, выходы второго дешифратора соединены с, управляющимивходами третьего и четвертого; регистров соответственно; выходы эле: ментов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами - другой выход первого накопителя микрокоманд, выходы четвертого и пятого регистров.3. Устройство по пп.1 и 2, о т - л и.ч а ю щ е е с я тем, что блок восстановления информации содержит второй накопитель микрокоманд, второй шифратор, третий дешифратор, регистры с шестого по девятый, счетчик, формирователи управляющих сигналов с второго по одиннадцатый и формирователь тактовых импульсов, выход которого соединен с входом синхронизации второго Формирователя управляющих сигналов, выходы которого подключены к входам второго накопителя микрокоманд, выходы которого соединены соответственно с управляющим входом и с входом сдвига шестого регистра, с входами формирователей управляющих сигналов с третьего по одиннадцатый,с входами регистров с седьмого по девятый, с входами и с управляющим входом третьего дешифратора и с одними из входов второго формирователя управляющих сигналов, одни,из управляющих входов которого .подключены к вЫходам второго шифратора, выходы третьего дешифратора соединены с управляквцими входами седьмого, восьмого и девятого регистров соответственно, установочный и счетный входы счетчика подключены соответственно к выходам восьмого и девятого формирователей управляющих сигналов, входы шестого регистра, вход формирователя тактовых импульсов, другие входы и другой управляющий. вход второго формирователя управляющих сигналов являются входами блока, выходами которого являются выходы шестого. регистра, входы второгпго шифратора являются управляющими входами блока, управляющими выходами которого являются выходы регистров с седьмого по девятый, выходы счетчика, выходы Формирователей управляющих сигналов с третьего по седьмой, десятого и одиннадцатого.1 б 4Изобретение относится к вычислительной технике, а именно к системам внешней памяти, и может быть использовано для построения высоконадежных вычислительных комплексов. 5Известно резервированное запоми-, нающее устройство, содержащее канал ввода-вывода, основные накопители, резервньй накопитель, сумматор по мо-, дулю два, формирователи четности, О причем выходы основных накопителей через формирователь четности соединены с избыточным накопителем 1 ..Недостатком этого устройства является невозможность защитить систему 5 от отказа двух и более накопителей.Наиболее близким техническим решением к изобретению является резервированное запоминающее устройство, содержащее основные накопители, входы ко торых являютс я входами ус тройс тв а и подключены к одним из входов формирователя четности, выходы которого соединены с входами первого резервно-25 го накопителя, входы буферного регистра подключены к входам основных накопителей, выходы которых соединены с первыми входами первого и второго коммутаторов, входами третьего коммутатора и первой схемы .свертки по модулю три, выходы которой. подключены к входам второго и третьего резервных накопителей, выходы которых соединены с одним из входов схемы сравнения, выход которой подключен 35 к первому входу элемента И, а другой вход соединен с выходом второй схе,мы свертки.по модулю три, выходы которой подключены соответственно к выходу третьего коммутатора, к выходу 40 буферного регистра и второму входу элемента И, выход которого соединен . с первым входом элемента ИЛИ, второй вход которого подключен к выходу сумматора по модулю два, вход которого 45 соединен с выходом первого коммутатора, второй вход которого подключен к " выходу первого резервного накопителя и второму входу второго коммутатора, выход которого соединен с другим входом формирователя четности, выходы элемента ИЛИ и схемы сравнения являются соответственно информационным и контрольным выходами системы .2 1.Недостатком этого устройства явля-.55 ется низкая надежность, так как в немневозможно в ряде случаев восстанав- ливать информацию при отказе двух накопителей, а именно в тех случаях, когда информация отказавших накопите. - лей в кодовом слове имеет одинаковыйвес, но различна по содержанию,Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, что в резервированное запоминающее устройство, содержащее основные и резервные накопители данных,;первый, второй и третий коммутаторы, первый формирователь сигналов четности, элемент И, первый элемент ИЛИ, блок сравнения и блок свертки по модулю три, выходы которого соединены с одними из входов блока сравнения, введены накопители контрольной информации, блок восстановления информации, блок управления, преобразователь кодов, второй и третий формирователи сигналов четности, блок .местного уп" равления и второй элемент.ИЛИ, причем входы и выходы основных и резервных накопителей подключены соответственно к одним из выходов и входов блока местного утравления, другие входы и .выходы которого. соединены с .выходами и входами первой группы первого коммутатора, входы и выходы второй группы которого подключены к одним .из выходов и входов блока уп-равления, другие выходы и входы которого соединены с одними из входов и выходов блока восстановления информации, другие вход и выход которого подключены соответственно к выходу третьего коммутатора и к первому входу второго коммутатора, выходы кото-рого соединены с информационными входами накопителей контрольной информации, причем управляющие выходы блока восстановления информации подключены соответственно к входам первой группы и к управляющему входу третьего коммутатора, к адресным и к управляющим входам накопителей контрольной информации, к управляющим входам второго коммутатора и к управляющим входам преобразователя кодов, один из входов которого соединены с одними нз выходов накопителей контрольной информации, входами второй группы третьего коммутатора, входами перво-. го формирователя сигналов четности, одними из входов второго формирователя сигналов четности, входами блока свертки по модулю три и второго элемента ИЛИ, другие выходы накопителей1164789 контрольной информации подключенысоответственно к входам третьей групнй третьего коммутатора, входам элемента И, входам первого элемента ИЛИ,и другим входам блока сравнения, кпервому входу третьего коммутатораи другому входу второго формирователя сигналов четности, к второму входу третьего коммутатора, выход первого и инверсный выход второго формирователей сигналов четности соединены соответственно с вторым и с третьим входами второго коммутатора,другие входы преобразователя кодовподключены соответственно к выходу 15второго элемента ИЛИ, четвертому входу второго коммутатора и первому управляющему входу блока восстановления информации.и к выходу блока сравнения, пятому входу второго коммутатора и второму управляющему входублока восстановления информации,третий и четвертый управляющие входыкоторого соединены соответственнос выходом первого элемента ИЛИ и с 25выходом элемента И, шестой вход второго коммутатора подключен к инверсному выходу третьего формирователясигналов четности, входы которогосоединены с одними из выходов преоб"разователя кодов, выходы которогоподключены к входам первой группывторого коммутатора, входы второйгруппы которого соединены с .выходамиблока свертки по модулю три, входыи выходы третьей группы первого ком-.мутатора:являются входами и выходамиус тройс тв а . Блок управления содержит первый накопитель микрокоманд, дешифраторы, 4 О первый шифратор, регистры, элементы И-ИЛИ, группу элементов И, первый формирователь управляющих сигналов, вход синхронизации которого соединен с выходом генератора тактовых импульСов, а одни из выходов подключены к входам первого накопителя микрокоманд, выходы которого подключены соответственно к первым входам элементов И-ИЛИ, к управляющим входам первого и второго регистров, к вторым входам элементов И-ИЛИ, входам тре" тьего и четвертого регистров, к уп" равляющему входу первого дешифратора, к управляющему входу первого шифрато ра, к входам и к управляющим входам второго дешифратора, к управляющему входу пятого регистра, к первым вхо 4дам элементов И группы и к одним из входов первого формирователя управляющих сигналов, другие входы которого подключены к выходам первого шифратора, входы которого соединены с выходами первого дешифратора, причем третья входы элементов И-ИЛИ подключены к выходам второго регистра, а выходы " к .входам первого .регистра, выходы второго дешифратора соединены с управляющими входами третьего и четвертого регистров соответственно, выходы элементов И группы соединены с входами пятого регистра, входы первого регистра, первого дешифратора и вторые входы элементов И группы являются одними из входов блока, одними из выходов которого являются выходы третьего регистра, другими входами блока являются входы второго регистра, а другими выходами - другой выход первого накопителя микрокоманд,. выходы четвертого и пятого регистров. Блок восстановления информации содержит второй накопитель микрокоманд, второй шифратор, третий дешифратор, регистры с шестого по девятый, счетчик, формирователи управляющих сигналов с второго по одиннадцатый и формирователь тактовых импульсов, выход которого соединен с входом синхронизации второго формирователя управляющих сигналов, выходы которого подключены к входам второго накопителя микрокоманд, выходы которого соединены соответственно с управляющим входом и с входом сдвига шестого регистра, с входами формирователей управляющих сигналов с третьего по одиннадцатый, с входами регистров с седьмого по девятый, с входами и с управляющим входом третьего дешифра- . тора и. с одними из входов второго формирователя управляющих сигналов, одни яз управляющих входов которого подключены к выходам второго шифратора, выходы третьего дешифратора соединены с управляющими входами седьмого, восьмого и девятого регист. ров соответственно установочный и счетный входы счетчика подключены соответственно к выходам восьмого и девятого формирователей управляющих сигналов, входы шестого регистра, вход формирователя тактовых импульсов, другие входы и другой управляющий вход второго формирователя управляющих сигналов являются входамиблока, выходами которого являютсявыходы шестого регистра, входы второго шиФратора, являются управляющими 5входами блока, управляющими выходамикоторого являются выходы регистров с.седьмого по девятый, выходы счетчика,выходы формирователей управляющих сигналов с третьего по седьмой, десятого 1 Ои одиннадцатого;На фиг. представлена функциональная схема предложенного устройства;на фиг.2 и 3 - Функциональные схемыблока управления и блока восстановления информации соответственно; нафиг.4 и 5 - функциональные схемынаиболее предпочтительных вариантоввыйолнения преобразователя кодов иблока свертки по модулю три соответственно,Предложенное устройство содержит.резервные накопители 2 данных, блок3 местного управления, первый коммутатор 4,. блок 5 управления, блок 6восстановления информации, накопители 7 - 75 контрольной инФормации,второй 8 и третий 9 коммутаторы,преобразователь 10 кодов, блок 11 З 0свертки по модулю три, формирователисигналов 12,13 и 14 четности с первогопо третий, блок 15 сравнения, первый 16 и второй 17 элементы ИЛИ, элемент И 18. На Фиг.1 обозначены входы З 5и выходы 19 устройстваинформационные выходы и входы 20 и входы 21, одни из управляющих выходов 22 - 31 иинформацйонный выход 32 блока 6 восстановления информации, информационные входы ЭЭи выходы 37-40 накопителей 7 контрольной инфориации, управляющие входы 41-44 и другие управляющие выходы 45-47 блока 6 восстановления информации, входы 48-53 коммутато ра 8. Блок 5 управления содержит(фиг.2) первый формирователь 54 управляющих сигналов, генератор 55 тактовых импульсов, первый накопитель56 микрокоманд, регистры 57-61 с первого по пятый, первый 62 и второй 63дешифраторы, первый шифратор 64, элементы И-ИЛИ 65 и группа элементовИ 66.Блок 6 восстановления информации содержит (фиг. Эвторой Формирователь 67 управляющих сигналов, -Формирователь 68 тактовых импульсов, второй накопитель 69 микрокоманд, третий дешифратор 70, регистры 71-74 с шестого по девятый, счетчик 75, Формирователи 76-84 управляющих сигналовс третьего по одиннадцатый и второйшиФратор 85.Формирователи 76-84 могут бытьреализованы на двух ИМС К 155 АГ 1 между которыми необходимо включить дифференцирующую цепочку. Формирователь54 можно выполнить на ИМС К 589 ИК 01,генератор 55 - на мультивибраторе,накопитель 56 на ИМС К 556 РТ 7, регистры 57 - 61 - на ИМС К 589 ИР 12,Преобразователь О кодов содержит(фиг.4) элемент И 86, КБ - триггер 87,регистр 88, элемент И 89, группы элементов И 90, элемент И 91,Блок 11 свертки по модулю три содержит ( Фиг,5) сумматоры 92-95 по модулю два.В качестве блока 3 местного управления при использовании накопителей12, например на магнитных дисках типа ЕС 5050 или ЕС 5056 М, нужно использовать БУН типа ЕС 5551 М, которыйвыпускается отечественной промышленностью серийно.Накопитель 7 контрольной информации состоит из трех накопителей: первый накопитель 7 емкость КМх нятьбит предназначен для хранения информации, считываемой с накопителей 1,второй накопитель 7 емкостью КНх2три бит предназначен для храненияинформации накопителей 2, третий накопитель 7 емкостьюКМх один битотводится для временного хранениявосстановленных данных отказавшегонакопителя , где Н - целое числозначение разрядности минимально адресуемой единицы информации (МАЕ),К - число считываемых МАЕ, которыевыбираются исходя из.требований минимальных потерь времени на восстановление и перезапись информации вустройстве.В качестве МАЕ выбираются фиксированные массивы данных, например при применении в качестве накопителей 1 и 2 НМД - фиксированное поле данных одного сектора диска, НМЛ " поле данных зоны, накопителей на цилиндрических магнитных доменах- страница данных или блок данных (страница данных х число параллельно, работающих мнкросхеи).Устройство, содержащее пять нако-пителейи три накопителя 2 на маг 7 11647 нитных дисках, работает .следующим образом.Использование контроля по модулю три связано с формированием двух контрольных разрядов, имеющих вес два и один соответственно. В контрольных разрядах двоичным кодом записан вычет по модулю три контролируемого числа, образованного из одноименных разрядов (т,е. разрядов, расО положенных в одном и том же месте на Каждом накопителе 1 и 2) накопителей 1 (фиг.1). Для получения вычета такое двоичное число нужно разбить на пары разрядов, начиная с младшего, 15 и сложить по модулю три числа, записанные в каждой паре разрядов. Сформированная таким образом контрольная информация, записанная в одноименных разрядах двух накопителей 7, позволя ет при отказе двух из накопителей 1 восстановить их информацию за исключением тех случаев, когда отказывают два накопителя 1 с четным и нечетным номерами и имеет местопотеря одина ковой информации на обоих накопителях 1, Для обеспечения возможности восстановления информации в этом случае вводится еще один контрольный разряд, записываемый на третий накопительи представляющий собой сум- . му по модулю два одноименных разрядов накопителей 1, имеющих нечетные номера.Третий контрольный разряд может быть сформирован и как сумма по модулю два одноименных разрядов накопителей 1, имеющих четные номера.Кодирование информации в устройстве в соответствии с указанным алгоритмом предполагает, что запись и считывание осуществляются Фиксированными массивами данных (МАЕ).При инициализации работы устройства блок 5 определяет момент оконча 4 ния записи на накопители 1 и организует Формирование данных накопителей 2. Для этого блок 5 осуществляет последовательное обращение ко всем накопителям 1. Считываемая с накопителей 1 информация через блок 6 по выходу 32 через коммутатор 8 поступает по входу 36 в накопитель 7, Управление накопителями 7 -7 осу 1 3 ществляется блоком 6, причем по выхо- дам 23 передаются адреса, по входам 25-30 - импульсы обращения и сигнал Зэп./чт, После того, какбудут счита 89 8ны по две очередные МАЕ со всех,накопителей 1, может быть начата операция поразрядного вычисления одноименных МАЕ накопителей 2. Для этогосчитываемое из накопителя 7 пятираэрядное слово по выходу 37 поступаетна блок 11, где формируются два разряда вычета, и одновременно эти жепять разрядов поступают на формирователь 12, где Формируется разрядчетности для третьего накопителя 2.Полученные три разряда через коммутатор 8 поступают в том же такте работы накопителя 7 на запись в накопитель 7 по входам 34 и 35. Коммутатор 8 управляется блоком 6 по выходам 24 и по выходу 31, по которымпередаются адреса и импульсы обращения. Аналогичным образом формируются.остальные разряды МАЕ двух секторов,и через определенное число тактовработы может быть начата передачаМАЕ из накопителя 7 для записи внакопители 2, Эта процедура осуществляется путем последовательной передачи информации по выходам 38 и 39через коммутатор 9, по входу 21 вблок 6, откуда данные по входам ивыходам 20 передаются через блок 5и коммутатор 4 в блок 3, организующийих запись на накопители 2.При отказе одного из накопителей 1 его информация при обращениик нему может быть восстановлена.Однако если будет иметь место отказвторого накопителя 1, причем весинформации обоих накопителей в тконтролируемом числе одинаков, асодержимое их одноименных разрядовразлично, то возникает угроза невосстанавливаемого отказа. Для предупреждения невосстанавливаемого отказа предусмотрено перекодированиеинформации, которое реализуется следующим образом,1Информация об отказе накопителя 1,к которому в данный момент временипроизводится обращение, передаетсяот блока 3 и расшифровывается блоком:5. Блок 5 организует восстановление информации отказавшего накопителя 1, для чего им осуществляетсяобращение ко всем работоспособнымнакопителям 1 и 2. Считанная с нихинформация по две МАЕ передается внакопители 71 и 7 . После этого из1накопителя 7 по выходу 37 считывается пятиразрядное слово, которое9 11641поступает на блок 11, а два полученных разряда вычета с него подаютсяна блок сравнения 15, на которыйпоступают считанные по тому же адресу два разряда, считанные из накопителя 1 по выходу 38. Если попарно,(фиг.5) разряды старого и нового вы. чета совпадают, то восстановленныйразряд отказавшего накопителя 1 равен "0", если не совпадает, то на Овыходе блока 15 - "1", что также соответствует восстановленному разряду.Эта информация через коммутатор 8поступает по входу 33 на запись в накопитель 7 . Она же поступает в преобразователь 10 и в блок 6. В этомже такте пятиразрядное слово принимается из накопителя 7 в регистр 88(фиг.4) преобразователя 1 О.В следующем такте в блоке 6 онализируются результаты сравнения вблоке 15. Если результат сравнения"1", то блок 6 вырабатывает все необходимые сигналы для записи новой инФормации в накопитель 7 (что равноценно перезаписи информации ), В преобразователе 1 О "1" с выхода блока15 управляет передачей из регистра,72 инверсного пятиразрядного слована формирователь 14. Инверсия резуль- ЗОтата с формирователя 14 передаетсячерез коммутатор 8 в накопитель 7по входу 34. В то же время сигнал свыхода блока 1 5 ("1") обеспечиваетпередачу нулевых значений в накопитель 7 по входу 35,Если блок 15 выработал сигналсравнения ("0"), то в блоке 6 анализируется сигнал, приходящий по входу41 от элемента ИЛИ 17, на который всвою очередь поступила информация от,накопителя 7 При наличии навходе 41 перезаписи информации в накопителе 7 не производится. При на-личии на входе 41 "0" преобразователь 1 О обеспечивает передачу на запись в накопитель 7 (по входам 35)единиц. Эта двухтактная процедураповторяется для каждого из М разря- .дов двух ИАЕ,после чего осуществляется передача восстановленной информации иэ накопителя 75 по выходу 40через коммутатор 9, блок 6, блок 5и коммутатор 4 на выходы 19. Заключительным этапом является перезапись 55информации на накопителях 1 и 2. Описанная выше процедура повторяетсядля всех ИАЕ накопителей 2. 89 . 10При отказе второго накопителя 1 восстановление его информации осуществляется следующим дбразом. С работоспособных накопителей 1 и 2 в накопители 7 и 7 считывается по две ИАЕ. Следующим этапом является поразрядное считывание пятиразрядного слова из накопителя 7 на элементы ИЛИ 17, а из накопителя 7 на элемент ИЛИ 16 и, элемент И 18. Если разряды вычета (от накопителя 7)равны нулю, что по входу 43 фиксируется блоком 6, то в следующем такте считая.;ое из накопителя 7 инверсное пятиразрядное слово по выходам 37 и третий разряд иэ накопителя 7 по выходу поступают на формирователь 13. Инверсный результат с формирователя 13 через коммутатор 8 поступает на запись в накопитель 7 З и представляет собой восстановленный разряд накопителя 1.Если оба разряда вычета равны "1";(что фиксируется элементом И 18 и по входу 44 передается в блок 6, причем на выходе элемента 17 "0"), то на следующем такте в накопитель 7 по входу 33 записывается информация, принятая через коммутатор 8 от элемента ИЛИ 7 Если оба разряда вычета равны "1" (что фиксируется элементом И 8 ), но не все разряды накопителей 1 равны "0" (что фиксируется элементом ИЛИ 17) или если разряды вычета не равны между собой, то на следующем такте из накопителя 7 считывается пятиразрядное слово на блок 11, а из накопителя 7 по выходам 38 считйваются два разряда на блок 15, Результат сравнения старого и нового вычетов записывается в накопитель 7 э.После того, как очередные ИАЕ вто рого отказавшего накопителя 1 будут восстановлены, информация из накопителя 7 через коммутатор 9 передается в блок 6 и далее через блок 5, коммутатор 4 поступает на выходы 19.Предложенное устройство обеспечивает практически непрерывную работу накопителей 1, так как позволяет защитить от отказов одного, двух и час- тично трех накопителей 1 и может быть использовано при построении систем памяти на основе различных накопителей 1: дисках, барабанах, лентах, ЦМД и ПЗЯ, репрограммируемой постоян 11 1164789 12ной памяти,.где тем или иным спосо- Предложенное устройство обеспечи.бом может быть определен адрес отка" вает более высокую надежность позавшего накопителя сравнению с прототипом.