Цифровой преобразователь координат

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4(з 1) С 06 Р 7/54 раГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССР В 942004, кл. С 06 Р 7/548, 1980.Авторское свидетельство СССР У 960834, кл. С 06 Г 5/20, 1981, (54)(57). 1. ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ, содержащий два счетчика, блок памяти, число-импульсный умно- житель, кодовый вход которого соединен с выходом блока памяти, о т .- л и ч а ю щ и й с .я тем, что, с целью повышения точности, он содержит блок элементов ИСКЛ 1 ОЧЙОЩЕЕ ИЛИ, сумматор, формирователь кода, элемент 2 ИЛИ, квадратор, блок управления и блок синхронизации, первый вход которого подключен к выходу перепол-. нения сумматора, второй и третий входы соединены с выходом переполнения и импульсным выходом формирователя кода, четвертый вход соединен с импульсным выходом квадратора, пятый вход подключен к тактовому входу преобразователя, шестой вход соединен с первым входом блока управления и входом запускапреобразо вателя, седьмой и восьмой входы подключены соответственно к первому и второму выходам равенства кодов блока управления, выход разрешения выдачи которого соединен с управляющим входом блока элементов ИСКЛЮЧАИЩЕЕ ИЛИ и информационным входом квад тора, синхровходы управляющих импульсов которого с первого по шестой соединены соответственно с 801 163322 третьим, четвертым, пятым, шестым,седьмым и восьмым, выходами синхроимпульсов блока синхронизации, пятыйвыход синхроимпульсов которого подключен к установочному входу формирователя кодов, шестой выход синхроимпульсов соединен с вторым входомблока управления и управляющими входами формирователя кода и число-импульсного умножителя, седьмой выходсинхроимпульсов подключен к третьемувходу блока управления и входам записи счетчиков, девятый выход синхроимпульсов соединен с тактовымвходом число-импульсного умножителяи четвертым входом блока управления,десятый выход синхроимпульсов подключен к первому входу элемента 2 ИЛИ,одиннадцатый выход синхроимпульсов С"оединен с пятым входом блока управления, а двенадцатый выход синхроимпульсов подключен к вычитающимевходам счетчиков, выход число-импульсного умножителя соединен с вторымвходом элемента 2 ИЛИ, выход которогоподключен к тактовому входу формирова фтеля кода, выходы переполнения счетчиков подключены соответственно к седьмому и шестому входам блока управления, восьмой и девятый входыкоторого соединены соответственно свходами знаковых разрядов первой ивторой прямоугольных координат, входы модулей которых подключены к раз"рядным входам соответствующих счетчиков, первый кодовый выход квадраторасоединен с входом слагаемого формирователя кода и входом первого слага:емого сумматора, вход переноса которого подключен к потенциалу логи 1163322ческой единицы преобразователя, а вход второго слагаемого сумматора соединен с ныходом инверсного кода фор- мирователя кода, выходы соответствующих старших разрядов второго кодо"ного выхода квадратора соединены через блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с адресными входами блока памяти, при этом выходы разрешения выдачи и выход старшего знакового разряда блока управления, вход знакового разряда кода второй прямоугольной координаты, вто-, рой кодовый выход квадратора и первый, второй, третий и шестой ныходы синхроимпульсов блока синхронизации являются соответственно знаковым, информационным и тактирующими выходами преобразователя, причем блок управления содержит три триггера, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемен та 2-2-ЗИ-ЗИЛИ и два элемента 2 И, выходы первого триггера, второго триггера, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИСКЛЮЧАК. ЩЕЕ ИЛИ являются. соответственно первым и вторым выходами равенства кодов, выходом разрешения выдачи и выходом старшего разряда блока управ-, ления, первый вход которого подключен к входу сброса третьего триггера, второй вход которого соединен с первым входом, третьим и седьмым входами первого элемента 2-2-3 И-ЗИЛИ, третьим входом второго элемента 2-2-ЗИЗИЛИ и первым входом второго элемента 2 И, третий вход подключен к входам сброса первого и второго триггеров четвертыйвход соединен с чет)вертым и пятым входами первого элемента 2-2-ЗИ-ЗИЛИ и пятым входом нторого элемента 2-2-ЗИ-ЗИЛИ, пятый вход подключен к второму входу первого элемента 2 И, шестой вход соединен с вторым входом первого элемента 2-2-ЗИ-ЗИЛИ и четвертым входом второго элемента 2-2-3 И-ЗИЛИ, седьмой вход подключен к первому и второму входам второго элемента 2-2-ЗИ-ЗИЛИ и первому входу первого элемента 2 И, а восьмой и девятый входы соединены с входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом третьего триггера, выход первого элемента 2 И соединен с входом установки третьего триггера, выход второго триггера подключен к второму входувторого элемента 2 И, выход которогосоединен с седьмым входом второгоэлемента 2-2-3 И-ЗИЛИ, ныход первоготриггера подключен к шестым входампервого и нторого элементов2-2-3 И-ЗИЛИ, выходы которых соединены со счетными входами первого ивторого триггеров соответственно.2. Преобразователь по и,отличающийся тем, что,блок синхронизации содержит тринадцать элементов 2 И, два элемента ЗИ,дна триггера, регистр, элемент3-2 ИИЛИ, элемент 2-2 ИИЛИ, семьэлементов 2 ИЛИ, элемент ЗИЛИ и элемент 8 ИЛИ, причем второй вход шестого элемента 2 И, первый вход первого элемента ЗИ, вход сброса первоготриггера, первЫй вход =лемента3-2 ИИЛИ и третий вход элемента2-2 ИИЛИ являются инверсными, авыходы девятого элемента 2 И, восьмого элемента 2 И, элемента 3-2 ИИЛИ,второго элемента ЗИ, пятого элемента 2 ИЛИ, второго триггера, шестогоэлемента 2 ИЛИ, элемента 2-2 ИИЛИ,седьмого элемента 2 ИЛИ, пятого элемента 2 И, четвертого элемента 2 ИПИ,элемента ЗИЛИ являются соответственно с первого по двенадцатый выходами сии роимпульсов блока, первый,второй и третий входы которого подключены к первому входу второго элемента 2 И, второму входу второгоэлемента ЗИ и третьему входу элемента 8 ИЛИ соответственно, четвертыйвход блока:подключен к четвертомувходу элемента 8 ИЛИ, пятый входблока соединен с первыми входамишестого и седьмого и вторым входомдвенадцатого элементов 2 И, шестойвход блока соединен с входом записирегистра, входом установки в,ороготриггера и первыми входами пятого и шестого элементов 2 ИЛИ, седьмой вход блока подключен к пятому входу элемента 3-2 ИИЛИ и первому входу первого элемента 2 ИЛИ, восьмой вход блока соединен с вторым нходом первого элемента 2 ИЛИ и вторым входом первого элемента ЗИ выход первого элемента 2 И подключен к второму входу пятого элемента 2 И, выход второго элемента 2 И соединен с первыми входами второго элемента 2 ИЛИ и третьего элемента 2 И, выход которого подключен к седьмому входу элемента1163322 8 ИЛИ, шестой вход которого подключенк выходу четвертого элемента 2 И, выход пятого элемента 2 И соединен свторым входом четвертого элемента 2 И,счетным входом первого триггера и"вторым входом седьмого элемента 2 ИЛИ,выход шестого элемента 2 И соединенс вторыми входами восьмого, одиннадцатого и тринадцатого элементов 2 И итретьим входом первого элемента ЗИ,выход седьмого элемента 2 И подключенк второму входу третьего и первым входам пятого и девятого элементов 2 И ивторому входу элемента 3-2 ИИЛИ,выход восьмого элемента 2 И подключенк третьему входу элемента ЗИ, второйвход которого соединен с вторым входом шестого элемента 2 ИЛИ, счетнымвходом второго триггера и выходомдевятого элемента 2 И, выход десятогоэлемента 2 И подключен к входу последовательного кода регистра, выхододиннадцатого элемента 2 И соединен свторым входом пятого элемента 2 ИЛИи пятым входом элемента 8 ИЛИ, восьмой вход которого соединен с выходомдвенадцатого элемента 2 И, четвертымвходом элемента 2-2 ИИЛИ и вторымвходом элемента ЗИЛИ, выход тринапцатого элемента 2 И подключен к четвертому входу элемента 3-2 ИИЛИ ипервому входу седьмого элемента 2 ИЛИ,выход первого элемента ЗИ соединенс первым входом элемента 8 ИЛИ, выходпервого триггера подключен к второмувходу второго элемента 2 И и первомувходу второго эчемента ЗИ, выход втоИзобретение относится к вычисли тельной технике, предназначено для выполнения операции преобразования прямоугольных координат в полярные координаты и может быть, в частности, использовано при построении специализированного цифрового вычислителя СЦВ 1 и генератора видеоимпульсов окружностей телевизионного устройст. ва отображения информации (УОИ) ме теорологической радиолокационной станции (МРЛ).Цель изобретения - повышение точ ности преобразования в СЦВ двоичных рого триггера соединен с;.торымивходами шестого и седьмого и первымвходом восьмого элементов 2 И и вторыми третьим входами элемента 2-2 ИИЛИ,выход первого разряда регистра подключен к первому входу восьмого ивторым входам девятого и десятогоэлементов 2 И, выход второго разрядарегистра соединен с входом сбросапервого триггера и первыми входамитринадцатого элемента 2 И, первогоэлемента ЗИ и третьего элемента 2 ИЛИ,второй вход которого соединен свторым входом четвертого элемента2 ИЛИ, первыми входами четвертогои одиннадцатого элементов 2 И и выходом третьего разряда регистра, выход четвертого разряда регистра подключен к первым входам двенадцатогоэлемента 2 И и четвертого элемента2 ИЛИ, выход элемента 3-2 ИИЛИ соединен с третьим входом второго элемента ЗИ и первым входом элемента2-2 ИИЛИ, выход которого подключенк первому входу элемента ЗИЛИ, выход первого элемента 2 ИЛИ соединен с первым входом первого элемента 2 И и вторым входом второгоэлемента 2 ИЛИ, выход которого подключен к первому входу элемента3-2 ИИЛИ, третий вход которого соединен с вторым входом первого элемента 2 И и выходом третьего элемента 2 ИЛИ, выход элемента 8 ИЛИ подключен к входу сдвига влево регистра,разрядные входы которого соединеныс входом константы 0001 блокакодов. прямоугольных координат в двоичные и двоично-десятичные коды полярных координат за счет повышения . точности выполнения операции преобразования координат и выработки кодов полярных координат как в число-,. импульсных, так и параллельных двоичных кодах,.. На фиг. 1 изображена структурная схема предлагаемого преобразователя;на фиг, 2 - функциональная схемаформирователя кода; нафиг, 3 - функ"циональная схема квадратора; нафиг. 4 - функциональная схема блокауправления; на фиг. 5 - функциональная схема блока синхронизации. Преобразователь (фиг, 1) содержитсчетчики 1 и 2, блок 3 памяти, числоимпульсный умножитель 4, блок 5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор 6,элемент 2 ИЛИ 7, формирователь 8 кода, квадратор 9, блок 1 О управления,блок 11 синхронизации, тактовый вход О12 и вход 13 запуска преобразователя,выход 14 переполнения сумматора б,вход 15 переполнения и импульсный выход 16 формирователя 8, выходы 1720 блока 10, выходы 21 - 32 блока 1, 5выход 33 умножителя 4, выход 34 элемента 2 ИЛИ 7., выходы 35 и 36 переполнений счетчиков 1 и 2 соответственноимпульсный выход 37 квадратора 9, входы 38 и 39 знаковых разрядов кодов 20первой и второй прямоугольных координат, входы 40 и 41 кодов модулей первой и второй прямоугольных координат,кодовые выходы 42 и 43 квадратора 9,выход 44 инверсного кода формирователя 8 и кодовые выходы 45 и 46 блоков5 и 3 соответственно.Формирователь кода 8 (фиг, 2) содержит регистр 47, сумматор 48 иэлементы И 49-52. 30Квадратор 9 (фиг 3) содержитэлемент 2 ИЛИ 53, триггер 54, счетчик55, узел 56 памяти, элементы И 57-60и элемент 2 ИИЛИ 61,Блок О управления (фиг. 4) содер- З 5жнт триггеры 62-64, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 65 и 66, элементы 2-2-ЗИ-ЗИЛИ67 и 68 и элементы И 69 и 70.Блок 11 синхронизацни,.(фиг. 5)содержит элементы И 71-85, триггеры 4086 и 87, регистр 88, элемент3-2 ИИЛИ 89, элемент 2-2 ИИЛИ 90и элементы ИЛИ 91-99.Преобразователь выполнен на элементной базе серии 133, триггеры кото рой переключаются в некоторые моментывремени после окончания имну.ьсов наих синхронизнрующих входах (вычитающих входах счетчиков 1 и 2, суммирующем или вычитающем входе счетчика 55,счетных входа", триггеров 62, 63, 86и 87, синхронизирующих входах триггера 54, узла 56 памяти и регистра 47,входе записи и входе синхронизациисдвига регистра 88).В процессе работы преобразователяна входах и выходах его узлов вырабатываются коды, импульсы и сигналы,обозначаемые соответственно буквамиф, И, П, после каждой из которых стоит или номер входа преобразователя,или номер выхода его соответствующего узла, либо номер элемента соответствующего узла, на выходе которогопредставлен или код, или импульсы(последовательность импульсов И,представляющая соответствующий числоимпульсный код, обозначается такжебуквой И с соответствующим номеромвыхода узла), либо сигнал,Разница между импульсом И и сигналом П заключается в том, что каждыйимпульс имеет или длительность такто-вого импульса ТИ 12, или импульсазапуска И 13, а длительность каждогосигнала составляет не менее длительности Тр, одного периода частотыследования импульсов ТИ 12.Таким образом, на преобразовательпоступают импульсы ТИ 12, И 13 (на временной оси эти импульсы расположенытак, что задний фронт каждого И 13формируется после окончания заднегофронта соответствующего импульсаТИ 12), коды Ф 40 = 1 У 1, Ф 41 =Х 1,сигналы П 38 = У и П 39 = Хо знаковыхразрядов прямых кодов первой и второйпрямоугольных координат соответственно,В процессе работы преобразователяформируются соответствующие кодыФ 43 - Ф 47 (ф 47 - код на прямом выходе регистра 47) и Ф 48, импульсы И 16,И 21 - И 25, И 27 ИЗО, И 32 - И 37, И 50,И 51, И 55, И 58 - И 61, И 67, И 68, И 69,И 73, И 74, И 75ИЗО, И 76, И 77, И 78=И 22, И 79=И 29, И 81 - И 84, И 85=И 24,1 И 99 и сигналы П 14, П 15, П 17=П 62,П 18=П 63, П 19=П 65, П 20=П 66, П 26=П 67,,П 71, П 72, Г 80, П 86, П 1 П 2П, П (сигналы тактов,выч "лений,вырабатываемых на выходах регистра88 ), П 91, П 92, П 93.Функционирует преобразователь всмешанной арифметике (дробной и числоимпульсной арифметиках) таким образом, что каждом его ш-разрядномуоперанду е еЯ 1,Х 1, г,соответствует числовле: 2 е.ьпредставляемое или параллельным кодом е (в,выражении (1 ) е, является раз(5)45 г (Ф +Х) 0 р (г с 2-"(6),5 е Т 1 произвол и Х п рядной цифрой 1-го разряда кода е, либо число-импульсным кодом Ме так, что связи между е и Б характеризуются выражениями О под первым из которых понимается операция преобразования кода в код е а под вторым - операция преобразо- Элвания кода е в код Ю, представляющий собой последовательность импульсов, число импульсов в которой равно 1 еС учетом равенства (1) связь между кодоми углом Ч характеризуется формулами20 ч -0 т(г(з1 и а разрядные цифрыи Ч,- старших 25л Хразрядов кодавырабатываются преобразователем согласно выражениямл П 38 =Ч, Хо 1(4) П 20 = Ч= 7 + Х,П 38+П 39,В каждом цикле работы преобразователя можно выделить два периода: пел .риод Т 1 вычисления кода г и период Т 2 вычисления кода В периоде Т 1 код ф 43 = г формиру-. ется в счетчике 55 с помощью развертл ки линейной функции 2(г) до того момента времени г", когда приближается равенствовыполняется с минимальной ошибкой 50 обеспечивающей ошибку вычисления кода г2(Г), опоепеляемую согласно неравенству Кроме того, в пери дится сравнение кодов тем выработки сигнала определяющего код р наименьшего и код о ) р наибольшего из двух кодов У 1 иХ 1 согласно выражениям р = У П 64 ч Х П 641 Ч7П 64 ч Х П 64 В периоде Т 2 коднаходится с помощью развертки функции зп с(г)ларгумента (г) до того момента времени Г";когда точно выполняется ра-венство6 = Пг, вдп о (г)1, (9) а в счетчике 55 сформируется код Ф 43 1 В Яй 19 Ч(1-Ы") Оч Ч(1-2.") ЕП 19в зависимости от переменных П 19 и9, определяемых выражениями П 19=П 649 П 20=П 64 Э ,О, р9 а вз.8 п р(11)1, р О Лгде о(г) - (и+1)-разрядный код угла Ы(г) Е 0, Г /4 Д 1Ы -и - разрядный код, полученный в результате операции округления кода(г%) В каждом из периодов Т 1 и Т 2 мож но выделить четыре временных тактаС и Г, в течение которых регистр 88 формирует сигналы П, П П 5, Птаким образом, что при П , -1 иК 1 е 1, 2, 3, 43 П-О.Перед началом каждого цикла вычислений в памяти узлов преобразовать;я . содержится информация, обусловленная предысторией его работы, а на входах 38-41 устанавливаются прямые двоичные коды прямоугольных координат поале установления сигналы П 38 и П 39 сохраняют свои значения в тече ние всего цикла вычислений, а коды ф 40 и ф 41 сохраняют свои значения, по крайней мере в течение периода Т 1).(р + с") )1 состоит из одной части, а для(13) 7 116332Каждый цикл вычислений начинается по И 13, производящему установкупреобразователя в начальное состояние периода 1 Т вычислений: по И 3триггер 64 устанавливается в "0",а триггер 87 - в "1", по И 25 И 13счетчик 55 и формирователь 8 устанавливаются в "0" по И 27=И 13 триггеры 62 и 63 и узел 56 - в "0", всчетчики 1 и 2 заносятся коды Ф 40 У Ои Ф 41 Х, а после окончания И 13 регистр 88 устанавливается в состояние 0001 такта г и сигналом П =0 фиксирует триггер 86 в нуле.Триггер 87 в периоде Т 1 (или Т 2) 5вырабатывает сигнал П 261 (или П 26=0),разрешающий генерацию импульсовИ 77 ТИ 12 (или И 76 И 12), обеспечивающих синхронизацию работы преобразователя в периоде Т 1 (или Т 2).В любом из периодов в такте гпо:ТИ 12 генерируется один импульсИ 82, а также Хй 1 и Гг вырабатывает.ся сигнал ПЗ=П 94=П 1 П=1, в тактах 1 и 1 - сигнал П 93=П г Ч П 6=1 25а в конце каждого такта генерируется импульс И 99, после окончания ко. торого содержимое регистра 88 сдвигается влево, обеспечивая тем самымтребуемую последовательность тактоввычислений в каждом из периодов,В такте й периода Т 2 генерируется один импульс И 81, а в такте гпериода Т 1 (или Т 2) - один импульсИ 21 И 79 (или И 22-И 78).35В каждом из периодов Т 1 и Т 2 генерируется четыре импульса И 99 такчто в периоде Т 1 (или Т 2) первый,.второй, третий .и четвертый импульсыИ 99 вырабатываются соответственно поИ 82 (то же по И 82), И 74 (или И 81),И 99=И 73 ч И 37 (или И 84) .и И 21 ( илиИ 22 ).Каждый такт гз периода Т 1 для 28рая - при П 861, где П 86 - сигнал, вырабатываемый триггером 86.Импульс И 99 конца такта С выраба 3 тывается в случае (21) по сигналу П 15=1 (генерируется И 99=И 37=И 24=И 851, в случае (22) - по И 55 (т,е. И 99=И 37= И 55), а в случае (23) - по сигналу П 14=1 (при П 72=П 14=П 86=1 генерируется И 99=И 73).Рассмотрим работу каждой составной части преобразователя в течение цикла.Блок 11 по входным сигналам и импульсам вырабатывает в периоде Т 1 сигналы П 26=1, П 31, один импульс И 25= И 13, один импульс И 21 (вырабатывается в четвертом такте) два импульса И 27=И 13 Ч И 21, при П 91 0 и условии (2) - по одному, а во всех остальных случаях - по два импульса И 29 и ИЗО= =И 75 (каждый из этих импульсов вырабатывается во втором или третьем тактах по сигналу П 91=П 17 ч П 18=1), последовательности импульсов И 23 и И 28= =И 23 (вырабатываются во втором и третьем тактах) и последовательностьимпульсов И 32=И 82 ч И 28, а в периоде Т 2 - сигналы П 26=П 31, один импульсИ 28=И 82 в первом такте, один импульс И 25 И 81 во втором такте, один импульс И 22 в четвертом тактеи последовательность импульсов И 23=И 83/2, И 29=И 83; И 32=И 82 ч И 16. В тактах г и г периода Т каждая из последовательностей И 23, И 28 и И 32 представляет код 0И щг гз=а" 11 зг функции Е(Г) = 2 ".11, развертываемой в.счетчике 55 (т.е.Ф 43 = 2(г), а в также г периода Т 2 последовательности И 23 и И 29 соответственно представляют коды И,6=г 3 и 110 = И г 9 одне го ар у(14) из а втоол 1+ 62) с ( 2") состоит из двух частей, первая которых выполняется при Н 86=0,Квадратор 9 в периоде Т 1 с помощью сигналов П 26=1 и П 57=П 19 П 26 = 0 по импульсам И 25=И 13 и И 27=И 13 устанавливается в "0", а в течение тактов сг и г по коду 0 . = И ре 3 с 9 ализует алгоритм(15)2-о5 42 ,2(с+1)= Е(с+2 1 = Е (с) + 2(с) 2 + В течение такта сз элементы 58 и 60 формируют импульсы кодов 40(17) по которым счетчик 55 с начальнымиусловиями (16) реализует алгоритм(10),В такте с код Н вырабатываетсяс помощью триггера 54, а узел 56 слу лжит для запоминания кода Ф 43 = г,В такте с в счетчике 55 устанавФ лливается код Ф 43 = Ч и по И 22 с,вычисленный согласно выражениям (4) 55и (10).Счетчики 1 и 2 служат в качествекомпараторов, формирующих импульсы где и = О, 1, 2, - точки текущего времени, отсчитываемые по соответствующим импульсам кода Н.Если в первой части такта С 9 об-. наруживается условие (12) или во второй части такта С 9 условие (13), то генерируется импульс И 37 (в первом случае И 37=И 24, а во втором И 37=И 55) производящий в счетчике 55 фиксацию .лкода Ф 43 = г = 1-2 и осуществляющий 15 переход к такту с.Если вычисления соответствуют условию (14), то к концу такта С 9л в счетчике 55 сформирует я код. Ф 43 г согласно алгоритму (5). В такте с 20 этот код снимается с преобразователя по И 21, а на квадратор 9 поступает импульс И 27=И 21, устанавливающий в "0" триггер 54 и узел 56.В периоде Т 2 работа квадратора 25 осуществляется по сигналам П 26= =О,П 57=П 19, П 54, импульсу И 28=И 82 такта с импульсу И 25=И 81 тактаи импульсам И 23 кода Нс,генерируемого в такте ЮПо импульсу И 28 в узел 56 заноситлся код Ф 43 = г, .определяемый разрядами п,(2 п) кода Ф 43 значения ) остальных разрядов этого кода равны . "0"), а по импульсу И 25 в счетчик 55 заносится код1Ф 43 = О ч (1-2") -П 19, (16) И 35 и И 36 так, что в периоде Т производится фиксация моментов равенства кода И = Б 29 = И 2 коду И(формируется И 35) и коду И.Это осуществляется с помощью сигнала ПЗ 1=1 по импульсу И 36 генерируемому или в такте С любого периода1( т.е. при х = 0), либо в такте с периода Т 1 при 1 11 ХО.В периоде Т 2 триггер 62 является делителем частоты импульсов И 67 =И 29, представляющих код Н,= И 29, триггер 63 вырабатывает сигнал П 18=равенства И =Б , триггер 64 -1 Ь Рфсигнал П 64 в соответствии с выражением (7), а элементы 65 и 66 - сигналы П 19=П 64 Я П 20,П 20=П 38 О+ П 39,Сумматор 6 используется только в периоде Т 1, а блоки 3 и 5 и умно- житель 4 - 1 олько в периоде Т 2Блок 5 (для и = 1 О и при выполнении преобразователем в СЦВ толькол л операции преобразователя х и ст в лг и 9 ) вырабатывает четырехразрядный кодФ 45= оС =П 19 Ф 43 Ч П 19 ф 43 р )(19)где Ф 43(или Ф 43 д ) - код, образованный прямыми (или.инверсными) значениями второго, третьего, четвертого и пятого разряцов кода Ф 43.Блок 3 в такте с периода Т 2 по коду (19) вырабатывает шестиразрядный код Ф 46=1 углового коэффициента для воспроизведения методом КЛА фунл лкции а= з 2.по(С) в угле от 0 до К/4, разбитом на 16 участков аппроксимации.В периоде Т 2 сигналом П 26=0 разрешена работа умножителя 4, который в такте с по коду Ф 46 и коду И 129И генерирует импульсы ИЗЗ, представляющие код Иу=112 п-разрядной функции а = з 1 п Ы,(с) п + 1)-разрядного аргумента(с).Элемент 2 ИЛИ 7 на выходе 34 вырабатывает импульсы ИЗ 4=ИЗО Ч ИЗЗ. Формирователь 8 служит в периоде Т для формирования и запоминания кодаФ 47 = Р + Ч(20) (формируется И 36), а в периоде Т- фиксация момента равенства коды 016Л л коду И (при р = УАХ, формируетл лся И 35, при Р =ХУ 1 Формирует11633211ся И 36, а при р "импульсы И 35 и И 36 формируются одновременно).В периоде Т 1 в счетчики 1 и 2 коды (Фи 1 х заносятся сначалалпо И 27=И 13, а затем по И 27 И 21. После этого на вычитающие входы счетчиков 1 и 2 подается последовательность импульсов Й 32.первый импульс которой в каждом периоде формируется в первом такте по И 82, а10 остальные вырабатываются по И 29=И 23 в периоде Т и по И 16 в периоде Т 2.Блок 10 служит для выработки сигналов П 17 - П 20 с помощью импульсов И 13, И 27, И 29, И 35 и ИЗ 6 и сигналов 15 П 26, П 31, ПЗ и П 38. Установка в "0" тоиггера 64 осуществляется по И 13, а триггеров 62 и 63 - по И 27=И 13И 21В начале каждого из периодов Т 1 2 О и Т 2 триггеры 62 и 63 находятся в "0", триггер 64 - только в начале периода Т 1, а в тактеили2 периода Т 1 он устанавливается в состояние, определяющее выработку сиг- д нала П 64 согласно выражению (7).В процессе выполнения вычислений элементы 67 и 68 на счетных входах триггеров 62 и 63 формируют импуль- сы12 це тактапериода Т 1 в регистр 47л 2заносится код р по первому импульсуИ 34=ИЗО=И 75.В течение первой части тактапериода Т 1 на выходе 15 переполнениясумматора 48 вырабатывается сигнал О, (р +ч )( - 21, (р +Ч)Ф П 15 = О, Е (с), р+ ц П 14 1, Ер + ц 1-2 ) так, что при П 5=1 происходит переход к такту(формируются импульсы И 23, И 37, И 61 и И 99), а при П 15=0 генерируется второй импульс И 34, в регистре 47 запоминается код и начинается вторая часть такта СВ течение второй части такта Т периода Т сумматор 6 производит сравнение кода Ф 42 с кодом (складывает без знаковых разрядов код Ф 42 О с кодом Ф 44 = -Ф 4 = -(р + ц , В результате на выходе 14 переполнения сумматора 6 вырабатывается сигнал(или И 68) генерируется по И 35 (или35И 36) и переключает триггер 62 (или63) в "1": вырабатывается сигналП 1 1 (или П 18 1), означающий, чтоИ - Ы (или Иу - Ю)По сигналу П 91 П 17 чП 18=1 блок 11генерирует импульс И 29, по которомусогласно выражению (8) генерируетсятолько один из импульсов И 67 и И 68,устанавливающий в "О" соответствующий45из триггеров 62 и 63.Триггер 64 переключается. в "1"только при условии 1 Фф х 1, а впериодеТ 2 является число-импульснымумножителем кода Фф 42 г на код50Б 5 щ Б, соответствующий и-разряднойФфункции а = з 1 п с.На формирователь 8 поступают кодФ 42, сигнал П 26 и импульсы И 25 иИ 34 е55В начале периода Т 1 регистр 47 поИ 25 И 13 устанавливается в "О". В конпоэтому вторая часть такта Т периода Т 1 заканчивается или по И 55 (импульсу переполнения счетчика 55 ), либо по сигналу П 14=1., В периоде Т 2 в регистр 47 по И 25= =И 81, генерируемому в такте С, за,носится код Ф 47 (О) = 0,5, образованный п(2 п) разрядами кода Ф 47 (О), значения остальных разрядов этого кода равны "О".При этом в течение периода Т 2 на вход (и)-го разряда регистра 47 подан сигнал П 49=0, так как П 26=0.В тактепериода Т 2 на формиро 9л ватель 8 поступают коды фф 42 = г и Б = Н , и на выходе 16 формируется импульс П 16 кода И. согласно алгоритму1,: епе(гЫ + 0,5) (21)умножения на цифровом интеграторе с параллельным переносом кода чис,па из регистра подынтегральной функции (где епТ означает операцию вццеления целой части числа, заключенного в скобках).