Оперативное запоминающее устройство с самоконтролем

ОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИХСПУБЛИН А с 5) . 11 С 11 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН(53) (56) Ю 32 681327( 1. Автор 9578, кл.2. Авторск 08423, кл. ототип). чеов ный выход первого триггера со спервыми входами элементов И и р8 3" второй групп, четвертым входом блока и Н,Г,Луговцова управления и входом первого элемента индикации, выходы элементов И первой группы подключены к единичным о СССР входам регистра адреса, .счетный вход 69которого соединен с первым выходомСССР блока управления, а выходы подклю Г 7 77 ны соответственно к пятому и к шес(пр тому входам блока управления, выходыэлементов И второй группы соединены с (54)(57) ОПЕРАТИВНОЕ ЗАПОМИНАюйЕЕ первыми входами элементов ИЛИ первой УСТРОЙСТВО С САМОКОНТРОЛЕМ, содер- группы, вторые входы которых подклюжащее генератор тактовых импульсов, цены к второму выходу блока управлетриггеры, регистр адреса, первый ния, выходы одноразрядных накопителей счетчик импульсов, группы элементов первой группы соединены с одними из Ж И, блок управления, первый блок кон- входов первого блока контроля, другие троля, группы элементов ИЛИ, первую входы .которого подключены соответстгруппу одноразрядных накопителей, венно к третьему и к четвертому выпервый дешифратор, элементы .индика- ходам блока управления, пятый выход ции, первый элемент И, элемент ИЛИ которого соединен с единичным входом и генератор одиночных импульсов, второго триггера, нулевой вход и едивыход которого соединен с нулевыми ничный выход третьего триггера подклю входами первого триггера и регистра чены соответственно к выходу генераадреса, установочным входом первоготора одиночных импульсов и к входу счетчика импульсов, первым входомвторого элемента индикации, первые блока управления и первым входом эле- . входы одноразрядных накопителей пер- ", мента.ИЛИ, выход которого подключен вой группы соединены с шестым выхок нулевому входу второго триггера, дом блока управления, седьмой и вось-. причем выход генератора тактовых им- . мой входы которого являются управ- пульсов соединен с вторьм входом ляющими входами устройства, адресными блока управления и первым входом пер и числовыми входами которого являются вого элемента И, второй вход которо- соответственно вторые входы элемент го подключен к единичному выходу И первой и второй групп, а выходы зле )в второго триггера, а выход - к счет- ментов ИЛИ второй группы являются чис ному входу первого г .,тцика импуль- ловыми выходами устройства, о т л исов, выход которого оединен с вхо-ч а ю щ е е с я тем, что, с целью дом первого дешиФрдопа, нулевой, вы- повышения надежности устройства, в ход первого тригге;а подключен к тре- , него введены второй счетчик импульсов, тьему входу блок управления, единич- вторая группа одноразрядных накопите"1012лей, второй дешифратор, второй блок контроля, контрольные регистры, группа реГистров адреса, третья, цетвертая, пятая и шестая группы .элементов И,.второй и третий элементы И, третья четвертая, пятая и шестая группы элементов ИЛИ и элемент НЕ, причем нулевые входы первого контрольного регистра соединены с выходами первого блока контроля, единичные входы первого и второго контрольных регистров подключены к выходу генератора одиноц ных импульсов и установочному входуч второго счетчика импульсов, сцетныи вход которого соединен с выходом переноса первого счетчика импульсов, а выход - с входом второго дешифратора, первые входы и выходы одноразрядных накопителей второй группы подклюцены соответственно к шестому выходу блока управления и к одним из входов второго блока контроля, другие входы которого соединены соответственно с третьим и с седьмым выходами блока управления, восьмой выход которого подключен к нулевым входам регистров адреса группы, единицные выходы которых соединены с первыми входами элементов И третьей и четвертой групп, а одни из единичных входов - соответственно с выходами элементов ИЛИ третьей и четвертой групп, входы которых подключены к выходам одних из элементов И пятой группы, другие единичные входы регистров адреса группы соединены с выходами других элементов И пятой группы, а нулевые выходы - с входами элементов И шестой группы, первые входы элементов И пятой группы подключены к единичным вы ходам контрольных регистров, вторые и третьи входы - соответственно к выходам первого и второго дешифраторов. 081четвертые входы элементов И пятой группы соединены с выходами элементов И шестой группы, вторые входы элементов ИЛИтретьей и четвертой групп подключены соответственно к девятому и к десятому выходам бло ка управления, выходы элементов ИЛИ первой группы соединень 1 с вторыми входами элементов И третьей группы, выходы одних из которых подключены к вторым входам одноразрядных накопителей-первой группы, выходы которых соединены с вторыми входами одних из элементов И четвертой группы, выходы других элементов И третьей группы подключены к входам элементов. ИЛИ пятой группы, выходы которых соединены с вторыми входами одноразрядных накопителей второй группы, выходы которых подключены к вторым входам других элементов И четвертой группы, выходы элементов И четвертой группы соединены с входами элементов ИЛИ второй группы, выходы второго блока контроля подключены к одним из входов элементов И шестои .группы, другие входы которых соединены с единичными. выходами регистров адреса группы, а выходы - с нулевыми входами второго контрольного регистра, первый и второй входы второго элемента И подключены соответственно к одному из выходов первого дещифратора и к одному из выходов второго дещифратора, выход второго элемента И соединен с единичным входом первого триггера, вторым входом элемента ИЛИ и первым входом третьего элемента И, выход которого подключен к единичному входу третьего триггера, а второи вход - к выходу элемента НЕ, вход которого соединен с выходом одного из элементов И шестой группы.1Изобретение относится к вычислительной технике и может быть использовано в качествеоперативного запоминаоцего устройства (ОЗУ) в ав. томатизированных системах управления, 5 доступ ремонтного персонала к которым затруднен или практически невозможен. 1Известно оперативное запоминающее устройство с самоконтролем, которое содержит накопитель, выходы которого подключены к одним входам элементов ИЛИ, а входы - к адресным формирователям токов выборки,.соединенным с регистром адреса, выход которого подключен к счетным входам счетчика,блок контроля, первый вход которого соединен с выходом регистра числа, : блок формирования контрольного кода, выходы которого подключены к другим входам элементов ИЛИ и входам регист. 5 ра числа, дешифратор, вход которого соединен с выходом счетчика, элементы И, соединенные с регистром адреса, элементами ИЛИ и регистром числа, блок управления и блоки индика ции 11Недостатком этого устройства является низкая точность контроля.Наиболее близким техническим решением к изобретению является опера тивное запоминающее устройство с самоконтролем, содержащее накопитель выходы которого подключены к одним входам элементов ИЛИ, а входы - к ад-ресным формирователям токов выборки, 20 соединенным с регистром адреса, выход которого подключен к счетному входу счетчика, блок контроля, первый вход которого соединен с выходом регистра числа, блок формирования 5 контрольного кодавыходы которого подключены к другим входам элементов ИЛИ и входам регистра числа, де-шифратор, вход которого соединен с выходом счетчика, элементы И, соедийеннЫе с регистром адреса, эле-. ментами ИЛИ и регистром числа, блок управления, блоки индикации, генераторы одиночных импульсов, триггеры, дополнительные элементы И и ИДИ, блок местного управления и дополнительный блок контроля, выход перво" го генератора одиночных импульсов под. ключен ко входам регистра адреса и счетчика, одним из входов первого, 4 второго и третьего триггеров, одному из выходов дополнительного элемента ИЛИ, другой вход которого соеди нен с выходом второго генератора одиночных импульсов, а выход подключен к одному из входов четверто" го триггера, другие входы триггеров соединены соответственно с выходом,. дополнительного элемента И, первым входом дешифратора и первым входом дополнительного элемента И, выходом50 блока контроля, выходы триггеров под-. ключены соответственно ко входам бло" ков индикации, первым входдм блока местного управления, блока управле- ния, дополнительного блока контроля и блока формирования контрольного кода, вторым входам блока управле ния, блока Формирования контрольного кода и дополнительного элемента И и одним из входов элементов И, второй и третий входы блока местного управления соединены соответственно с выходом блока управления и вторым выходом дешифратора, а выход блока местного управления подключен к вто" рому входу блока контроля и третьим входам блока управления и блока формирования контрольного кода, третий вход дополнительного блока контроля соединен с одним из входов регистра адреса 121.Однако для известного устройства характерна невозможность автоматичес" кого устранения неисправностей, обнаруженных в результате автономного контроля, что .снижает надежность.устройства.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем,что в оперативное запоминающее устройство с самоконтролем, содержащее генератор тактовых импульсов, .триггеры, регистр адреса, первыйсчетчик импульсов, группы элементовИ, блок управления, первый блок контроля, группы элементов ИЛИ, первуюгруппу одноразрядных накопителей, первый дешифратор, элементы индикации, первый элемент И, элемент ИЛИ и генератор одиночных импульсов, выход которого соединен с нулевыми входами первого триггера и регистра адреса, установочным. входом первого счетчика импульсов, первым входомблока управления и первым входом элемента ИЛИ, выход которого подключеннулевому входу второго триггера, причем выход генератора тактовых импуль"сов соединен с вторым входом блокауправления и первым входом первогоэлемента И, второй вход которогоподключен к единичному выходу второГотриггера, а выход " к счетному входу первого счетчика импульсов, выход которого соединен с входом первого дешифратора, нулевой выход первого триггера подключен к третьему входу блока управления, единичный выход первого триггера соединен с первыми входами элементов И первой и второй групп, четвертым входом блока управ.- ления и входом первого элемента ин" дикации, выходы элементов И первойгруппы подключены к единичным входам регистра адреса, счетный вход которого соединен с первым выходом блокауправления, а выходы подключены соответственно к пятому и к шестомувходам блока управления, выходы элементов И второй группы соединены спервыми входами элементов ИЛИ первойгруппы, вторые входы которых подключены к второму выходу блока управления, выходы одноразряэных накопителей первой группы соединены с одними из входов первого блока контроля, другие входы которого подключены соответственно к третьему и кчетвертому выходам блока управления,пятый выход которого соединен с единичным входом второго триггера, нулевой вход и единичный выход третьего триггера подключены соответственно к выходу генератора одиночных импульсов и к входу второго элементаиндикации, первые входы одноразрядных накопителей первой группы соединены с шестым выходом блока управления, седьмой и восьмой входы которого являются управляющими входамиустройства, адресными и числовымивходами которого являются .соответственно вторые входы элементов И первой и второй групп, а выходы элементов ИЛИ второй группы являются числовыми выходами устройства, введенывторой счетчик импульсов, втораягруппа одноразрядных накопителей,второй дешифратор, второй блок контроля, контрольные регистры, группарегистров адреса, третья, четвертаяпятая и шестая группы элементов И,второй и третий элементы И, третьячетвертая, пятая и шестая группыэлементов ИЛИ и элемент НЕ, причемф нулевые входы первого контрольногорегистра соединены с выходами первого блока контроля, единичные входыпервого и второго контрольных регистров подключены к выходу генератора одиночных импульсов и установочному входу второго счетчика импульсов, счетный вход которого соединенс выходом переноса первого счетчикаимпульсов, а выход - с входом второго дешифратора,первые входы и выходыодноразрядных накопителей второй 1группы подключены соответственно кшестому выходу блока управления и кодним из входов второго блока контроля, другие входы которого соеди иены соответственно с третьим и сседьмым выходами блока управления,восьмой выход которого подключен кнулевым входам регистров адреса группы, единичные выходы которых соединены с первыми входами элементов Итретьей и четвертой групп, а однииэ единичных входов - соответственно с выходами элементов ИЛИ третьейи четвертой групп, входы которыхподключены к выходам одних из элементов И пятой группы, другие единичные входы регистров адреса груп-.10 пы соединены с выходами других элементов И пятой группы, а нулевые выходы - с входами элементов И шестойгруппы, первые входы элементов Ипятой группы подключены к единич ным выходам контрольных регистров,вторые и третьи входы - соответственно к выходам первого и второгодешифраторов, четвертые входы элементов И пятой группы соединены с вы ходами элементов И шестой группы,вторые входы элементов ИЛИ третьей ичетвертой групп подключены соответственно к девятому и к десятому выходам блока управления, выходы элемен тов ИЛИ, первой группы соединены свторыми входами элементов И третьейгруппы, выходы одних из которых подключень 1 к вторым входам одноразрядных накопителей первой группы, выходы которых соединены с вторыми входами одних иэ элементов И четвертойгруппы, выходы других элементов Итретьей группы подключены к входамэлементов ИЛИ пятой группы, выходы 35которых соединены с вторыми входами одноразрядных накопителей второйгруппы, выходы которых подключенык вторым входам других элементов Ичетвертой группы, выходы элементов 40И четвертой группы соединены с входами элементов ИЛИ второй группы,выходы второго блока контроля подключены к одним иэ входов элементовИ шестой группы, другие входы которых соединены с единичными выходамирегистров адреса группы, а выходы -с нулевыми входами второго контрольного регистра, первый и второй входывторого элемента И подключены соответственно к одному из выходов первого дешифратора и к одному из выходов второго дешифратора, выход второго элемента И соединен с единичным входом первого триггера, вторымвходом элемента ИЛИ и первым входомтретьего элемента И, выход которогоподключен к единичному входу третьего триггера, а второй вход - к выходу элемента НЕ, вход которого ое1042081 8динен с выходом одного из элементов троль работоспособности ОЗУ, длячего отводится отрезок времени, вИ шестой группы.На фиг. 1 изображена функциональ" тецейие которого в ОЗУ формируетсяная схема предложенного устройства; контрольныи тест, производится егона фиг. 2 - Функциональная схема 5 запись, считывание, проверка пра"второго лока контроля;б онтроля на фиг, 3 - . вильности считанной информации и заФункциональная схема блока упрввле- , пись результатов этой проверки в спения. циальные регистры. В основу проверкиюУстроиство содержитржит фиг,1) гене- работоспособности может быть полонот 1 одиночных импульсов, первый 10 жен шахматный к д.ра орНа втором этапе производ тси я аврегистр 5 адреса, первыи5 , " 6 и вто- . томатицеская коммутация исправных раэой 7 счетчики импульсов, первый 8 рядов накопителей 24 и 25 ( фиг.11 врои счети второй 9 контрольные регистры, пер- цисловой тракт ОЗУ. Для ат ОЗУ. Для автоматичесвую , вторую , тре ь10, 11 третью 12, цет кой коммутации отводится отрезок вре". вертую 13, пятую 14 и шестую 15 груп- мени, в течение которого производитсяпы элементов И, блок 16 управления., последовательное включение исправныхгруппу регистров адреса 17, первую . разрядов накопителей 2 и 25 в чис 18, вторую 19, третрю 20, четвертую ловой тракт ОЗУ и Формирование сиг 21, пятую 22 и шестую 23 группы эле" 20 нала исправности ОЗУ в конце само"ментов ИЛИ, первую 24 и вторую 25 контроля,группы одноразрядных накопителей, Сигнал вызо аигнал вызова автономного контгенератор 26 тактовых импульсов, пер роля с выхода генератора 1 1 напривый 27 и второй 28 блоки контроля, . мер, после подачи на вход ОЗУ питапервый 29, второй 30 и третий 31 эле ющих напряжений устанавливает в нулементы И, первый 32 и второй 33 де- вое состояние триггеры 2- , регистршифраторы, элемент ИЛИ 34, первый . 5, счетчики 6 71счетчики 6 и 7 и в единичное со 35 и второй 36 элементы индикации и стояние регистр 9.ни егист ы 8 и 9Низкий уро-элемент НЕ 37. Устройство также со- вень сигналавень сигнала с единичного выходадержит первый 38 и второи 39 управз г триггера 2 поступает на соответствуюляющие входы, адресные входы 401-401 щие входь эие вхо ы элементов И 10 и 11 и блоки ет стРойство по адРесным 401-40 яи цисловые входы 411 в 41 и выходы киРУе У Р42 - 42 устройства (где и1 - цис- и числовым 411- 41 входам от внешних1 Н Уло одноразрядных накопителей первой устроиств-пользова елгруппы),35Сигнал вызова автономного контроВторой блок контроля содержит ля устанавливает в нулевое состоя(Фиг,2) первую 43 и вторую 44 группы ние счетчики 65 и 66, триггерыэлементов НЕ, элемент НЕ 45, груп- и 69 и в единичное состояние тригпы элементов И 46-48, группу эле- гер 70 фиг 3). Сигнал вызова автоментов ИЛИ 49. 40 номного контроля через элемент ИЛИ 74Устройство содержит также (фиг.1) блока 16 устанавливает в нулевое сопервый вход 50 и выходы с первогостояние регистры 17, после чего попо десятый 51-60 блока управления, заднему фронту сигнала вызова автоединицный выход 61 первого триггерй, номного контроля на выходе формировыход 62 одного из элементов И шес вателя 84 блока 16 формируется сигтой группы, выходы 63 и 64 однораз- нал, который переключает в единичноерядных накопителей второи группы. состояние триггер 68 блокачБлок управления содержит (фиг.3) вые разряды регистров 7 (через сосчетцики 65-67 импульсов, триггеры ответствующие элементы И 1. риИЛИ 20). П и68-73, элементы ИЛИ 74-83, Формиро- " этом открываются соответствующие элеватели 84-87 сигналов, элементы И 88- менты И .12, соединяя через элементы104 и дешифраторы 105- 112. Устройст- ИЛИ 18 генерирующий контрольныйво содержит также выход 113 переноса тест. выход элемента И 88 блокаа 16 сорегистра адреса (фиг,1 и 3) входами накопителей" 24.Устройство работает следующим об- Сигнал высокого уровня с единичразом. ного выхода триггера 68 открываетПодготовка устройства к работе элемент И 89, соединяя выход генеравыполняется в два этапа. На первом тора 26 со счетным входом счетчикаэтапе производится автономный кон, в результате чего запускаются50 55 счетчик 65, элемент ИЛИ 76, дешифратор 15, выполняющие функцию распределителя импульсов.Нулевому состоянию счетчика 66 соответствует возбуждение первого выхода дешифратора 106, в результате чего блок 16 формирует команду пЗапись прямого "шахматногоп кода", в соответствии с которой производится запись прямого "шахматного" кода в накопители 24 (фиг.1), Запись тяжелого кода начинается с первой ячейки каждого накопителя 24, при этом во все нечетные ячейки накопителей 24 записываются п 0", а во все четные ячейки - "1 п. Регистр 5 последовательно перебирает все адреса, а блок 16, реагируя на состояние младшего разряда регистра 5, формирует на нулевом выходе триггера 71 фиг,3) контрольный тест, которь 1 й через открытый элемент И 88, элементы ИЛИ 18 и элементы И 12 поступает на входы накопителей 24. Запись контрольного теста в накопители 24 производится под действием сигнала, который формируется на выходе триггера 72.Последовательное переключение регистра 5 в очередное состояние происходит под воздействием сигнала, поступающего с последнего выхода решифратора 105 через открытый элемент И 90 на счетный вход регистра 5После первого обхода всех адресов регистр 5 снова оказывается в нулевом состоянии, при этом счетчик 66 переключается в очередное состояние сигналом переноса с выхода регистра 5,которому соответствует возбуждение второго выхода дешифратора 106, в результате чего блок 16 формирует команду "Чтение".Чтение тяжелого кода, записанного при первом обходе адресов, начинается с первой ячейки каждого накопителя 24. Информация с накопителей 24 пос- тупает в блок 27, в котором производится поразрядное сравнение сцитанной с накопителей 24 информации с эталонным сигналом, который формируется на выходе элемента -ИЛИ 77 с учетом состояния младшео разряда регистра 5 и выполняемой команды. Результат контроля после стробирования сигналом с выхода элемента И 91 Фиксируется регистром 8.После вторичного -.1 бхода всех адресов, т.е. после считывания информа; ции из всех ячеек накопителей 24,5 0 15 20 25 30 35 40 45 разряды регистра 8, соответствующиеисправным накопителям 24, останутсяв единичном состоянии, а разряды,соответствующие неисправным накопителям 24, переключаются в нулевоесостояние. Переключение разрядов регистра 8 .в нулевое состояние происходит при наличии хотя бы одногосбоя ошибки) в считанной информацииво. время вторичного обхода всех адресов накопителей 24,После вторичного обхода адресоврегистр 5 оказывается в нулевом состоянии, а счетцик 66 переключаетсяв новое состояние, которому соответ.ствует возбуждение третьего выходадешифратора 106, в результате чегоблок 16 Формирует команду "Записьобратного "шахматного" .кода" в накопители 24, Запись этого кода начинается с первой ячейкикаждого накопителя 24, при этом во все нечетныеячейки накопителей 24 записываются"1", а во все четные ячейки -"0".После. третьего обхода всех адресов регистр 5 снова оказывается внулевом состоянии, а счетчик 66 переключается в оцередное состояние,которому соответствует возбуждениепоследнего выхода дешифратора 106, врезультате чего блок 16 повторноФормирует команду "Чтение", Чтениекода, записанного при третьем обходеадресов, начинается с первой ячейкикаждого накопителя 24, Информацияс накопителей 24 поступает в блок 27в котором производится поразрядноесравнение считанной с накопителей 24информации с эталонным сигналом, который формируется на выходе элементаИЛИ 77 с учетом состояния младшегоразряда регистра 5 и выполняемой команды. Результат контроля после стробирования сигналом с выхода элемента И. 91 Фиксируется регистром 8,1 После четвертого обхода всех адресов, т.е, после считывания информации из всех ячеек накопителей 24, разряды регистра 8, соответствующие исправным накопителям 24, остаются вединичном состоянии, а разряды, соответствующие неисправным накопителям 24, переключаются в нулевое состояние,Таким образом, после двухкратногосчитывания контрольной информациииз всех ячеек накопителей 24 в сегистре 8 будет зафиксирован код,отражающий данные о исправности накопителей 24.После четвертого обхода всех ад-ресов регистр 5 снова оказывается в нулевом состоянии, при этом счетчик 5 66 тоже переключается в нулевое состояние, которому соответствует воз-. буждение первого выхода дешифратора 106, а очередному состоянию счет- .чика 67 соответствует возбуждениевторого выхода дешифратора 107. 8 момент возбуждения второго выхода дешифратора 107 на выходе формирователя 85 формируется сигнал, который через элемент ИЛИ 74 устанавливает в нуле вое состояние регистры 17, после чего по заднему Фронту этого сигнала на выходе формирователя 86 вырабатывается сигнал, который через соответствующие элементы ИЛИ 21 (фиг,1) пе О реключает в единичное состояние разряды регистра 17, При этом открываются соответствующие элементы И 12, соединяя через элементы ИЛИ 22 и 18, генерирующий контрольный тест выход 25 элемента И 88 (Фиг 3) со входами накопителей 25.Проверка работоспособности накопителей 25 фиг,1) производится аналогично проверке работоспособности накопителей 24 путем последовательной записи в ячейки накопителей 25 прямого "шахматного" кода, считывания контрольной информации, записи обратного "шахматного" кода и повторного. 35 считывания контрольной информации. При этом считанная контрольная информация поступает в блок 28, с выхода которого результат контроля пос ле стробирования сигналом с выхода 40 57 блока 16 фиксируется регистром 9.После четвертого обхода всех адресов накопителей 25 регистр 5 снова оказывается в нулевом состоянии, при этом счетчик фиг, 3) переключается45 в нулевое состояние, а счетчик 67- в очередное состояние, которому соответствует возбуждение третьего выхода дешифратора 107, в результате чего триггер 68 переключается в нулевое состояние. Низкий уровень сигнала с единичного выхода триггера 68 закрывает элемент И 89, отключая выход генератора 26 фиг.1 от входа блока 16, что приводит к останову распределения импульсов в блоке 16.В момент возбуждения третьего выхода дешифратора 107 на выходе фор-мирователя 87 Форм оется сигнал,который устанавливает в нулевое состояние Регистры 17 и переключает в единичное состояние триггер 3. Сигнал высокого уровня с единичного вы хода триггера 3 открывает элемент И 29, соединяя счетный вход счетчика 6 с выходом генератора 26. Состояние счетчика 6 дешифрируется дешифратором 32. Выход переноса счетчика 6 соединен со счетным входом счет" цика 7, состояние которого дешифрируется дешифратором 33. Дешифраторы 32 и 33 служат для опроса состояния разрядов регистров 8 и 9.Опрос производится циклически в следующейпоследовательности. В течение первого цикла опрашиваются, первый разряд регистра 8 и все разряды регистра 9. Во втором цикле - второй разряд регистра 8 и все разряды регистщ 9 и т.д. Число циклов равно числу разрядов регистра, т,е. числу накопителей 24. Опрос регистров 8 и 9 производится с целью автоматической коммутации исправных накопителей 24 или 25 в числовой тракт ОЗУ.Опрос начинается с первого разряда регистра 8. Если этот разряд находится в единичном состоянии, что свидетельствует об исправном состоянии первого из накопителей 24 то на выходе первого из элементов И 14 появляется сигнал, который устанавливает первый разряд первого из регистров 17 в единичное состояние. При этом открываются первые из элементов И 12 и 13, соединяя вход и выход первого из накопителей 24 соответственно с выходом первого из элементов И 11 и с выходом 42 (через первый иэ элементов ИЛИ 19). Если, например, первый разряд регистра 8 находится в нулевом состоя. нии что свидетельствует о неисправном состоянии первого из накопителей 24; то в результате после;довательного опроса производитсяпоиск любого первого исправного на копителя 29 для замещения им неис-,правного накопителя 24. Пусть, например все разряды регистра 9 за.исключением последнего находятся внулевом состоянии, что свидетельствует о неисправном состоянии всех накопителей 25, эа исключением последнего. Тогда при последсвательном опросе разрядов регистра 9 на выходе( К+1) - го из элементов И 14 появляетсясигнал, который устанавливает последний разряд первого из регистров 17в единичное состояние. При этом открываются соответствующие элементы5.И 12 и 13, соединяя соответственновход и выход последнего из накопителей 25 с выходом первого из элементов И 11 ( через первый из элемен 1 Отов ИЛИ 18 и последний из элементовИЛИ 22) и с выходом 42 (через первыйиз элементов ИЛИ 19). После переключения последнего разряда первогоиз регистров 17 в единичное состоя 15ние на выходе последнего из элементов ИЛИ 23 появляется сигнал, который устанавливает последний разрядрегистра 9 в нулевоа состояние.После заполнения счетчик 6 снова20устанавливается в нулевое состояние,счетчик 7 переключается в очередное состояние, Во втором и последующих циклах опрос регистров 8 и 9, атакже коммутация исправных иэ накопи25телей 24 и 25 в числовой тракт ОЗУпроисходит аналогично их опросу впервом цикле. При этом исправныеиз накопителей 25, включенные вместонеисправных накопителей 24 в предыдущем цикле, в последующих циклахвоспринимаются как неисправными,так как в предыдущих циклах происходит переключение соответствующихим разрядов регистра 9 в нулевое состояние. Это обеспечивает в каждомцикле коммутацию в числовой трактОЗУ не только исправного, но такжесвободного, незанятого из накопителей 25 вместо неисправного из накопителей 24.40После заполнения счетчиков 6 и 7и возбуждения последних выходов дешифраторов 32 и 33 на выходе элемента И 30 появляется сигнал высокогоуровня, который устанавливает в единичное состояние триггер 2 и в нулевое состояние триггер 3 (черезэлемент ИЛИ 34), Сигнал низкого уров.ня с единичного выхода триггера 3закрывает элемент И 29, отключая выход генератора 26 от счетного входасчетчика 6. Сигнал высокого уровняс единичного выхода триггера 2 поступает на соответствующие входы элементов И 10 и 11, что приводит к раэ.блокировке устройства по адресными числовым входам. Под воздеиствиемсигнала высокого уровня с единичноговыхода ч ои.ра 2 возбуждается элемент индикации 35., что свидетельствует об окончании режима самоконтроляв ОЗУ. Сигнал высокого уровня с единичного. выхода триггера 2 поступаеттакже на один иэ входов элемента И 93(фиг, 3, что приводит к разблокировке устройства по входу 39.Сигнал высокого уровня с. выходаэлемента И 30 (фиг.1) поступает наодин иэ входов элемента И 31, навторой вход которого поступает сигнал с выхода элемента НЕ 37, Приэтом, если на выходе элемента НЕ 37появляется сигнал высокого уровняпосле появления сигнала высокогоуровня на выходе элемента И 30, т.е.после окончания циклического, последовательного опроса всех разрядоврегистров 8 и 9, то на выходе элемента И 31 тоже появляется сигналвысокого уровня, который переключает триггер 4 в единичное состояние,в результате чего происходит возбуждение элемента индикации 36, чтосвидетельствует об исправном состоянии ОЗУ и его готовность к работе сустройствами-пользователями.Переключение в единичное состояние триггера 4 и возбуждение элемента индикации 36 происходит влюбом случае, если суммарное числоисправных накопителей 24 и 25 составляет не менее 507, от общего числа этих накопителей, Следовательно,максимальное число неисправностей,которые устраняются в ОЗУ в режимесамоконтроля, равноп 1 11С=п, п 1-п 1 ,где щ - общее число накопителей 24и 25;п - число накопителей 24.После окончания режима самоконтроля, т,е, после разблокировки повходам 39, 401- 40 П и 411- 4111 запоминающее устройство готово к работе с внешними устройствами.В режиме записи на входы 38 и39 поступают соответственно сигналывысокого уровня "Команда" и нОбращение", а на входы 401- 4011 и 411- 4111 код адреса и код входного числа.Кодадреса записывается в регистр 5. Сигнап "Обращение" через открытый элемент И 93 фиг.3) переключает в единичное состояние триггер 69, в результате чего открывается элеменИ 94, соединяя выход генератора 26со счетным входом счетчика 65 через1042081 16 15элемент ИЛИ 75. Происходит запуск распределения импульсов в блоке 16, выполняющегося до момента возбуждения последнего выхода дешифратора 105. Сигнал "Команда" через открытый 5 элемент И 95 переключит триггер 73 в единицное состояние, в результате чего открывается элемент И 96, соединяя соответствующий выход дешифратора 105 с единичным входом Ю триггера 72 (через элемент ИЛИ 79). После переключения в единичное сос;тояние триггера 72 на его нулевом выходе появляется низкий уровень сиг-. нала, который разрешает запись вход-.: 15 ного числа в накопители 24 или 25 по, указанному адресу, который хранится в регистре 5. После возбуждения соответствующего выхода дешиф- " ратора 105 триггер 72 опять устанав- : 20 ливается в нулевое состояние, в результате чего прекращается запись кода в накопители 24 и 25. После возбуждения последнего выхода дешифра" тора 105 триггеры 69 и 73 и счетчик 25 65 устанавливаются в нулевое состоя" ние,. При этом .закрывается элемент И 94, отключая счетный вход счетчи-. ка 65 от выхода тактового) генератора 26 1 фиг, 1).30В режиме считывания на вход 38 поступает сигнал."Команда" низкого уровня, на 39 - сигнал "Обращение"; высокого уровня, на входы 40- 40 якод адреса. Так как сигнал "Команда", имеет низкий уровень, то триггер 73 остается в нулевом состоянии. Поэтому триггер 72 тоже остается в нулевом состоянии, в результате чего из накопителей 24 или 25 происходит считывание информации по адресу, записанному в регистр 5. В остальном уст" . ройство работает аналогичным образом, т.е, происходит в блоке 16 запуск распределения импульсов, форми рование, управляющих сигналов и останов.Таким образом, введение в оперативное запоминающее устройство с са" моконтролем второй группы одноразряд ных накопителей, двух контРольных регистров, второго блока контроля, втл" рого счетчика, второгодешифратора, групп элементов ИЛИ и групп элементов И с третьей по четвертую, элемента И, элемента НЕ и новых связей, позволяетповысить надежность устройства путем автономного контроля его работоспособности и автоматической коммутации в числовой тракт ОЗУ исправных из одноразрядных накопителей первой и второй групп.. Технико-экономическое преимущество предлагаемого устройства заключается в его более высокой надежности по сравнению с прототипом.